Table of Contents
Advertisement
Table 3-2: DDR4 Memory 80-bit I/F C1 to FPGA U1 Banks 71, 72, and 73 (Cont'd)
FPGA (U1)
Schematic Net Name
Pin
K16
DDR4_C1_DQ17
L18
DDR4_C1_DQ18
K18
DDR4_C1_DQ19
J17
DDR4_C1_DQ20
H17
DDR4_C1_DQ21
H19
DDR4_C1_DQ22
H18
DDR4_C1_DQ23
F19
DDR4_C1_DQ24
F18
DDR4_C1_DQ25
E19
DDR4_C1_DQ26
E18
DDR4_C1_DQ27
G20
DDR4_C1_DQ28
F20
DDR4_C1_DQ29
E17
DDR4_C1_DQ30
D16
DDR4_C1_DQ31
K19
DDR4_C1_DQS2_T
J19
DDR4_C1_DQS2_C
F16
DDR4_C1_DQS3_T
E16
DDR4_C1_DQS3_C
K17
DDR4_C1_DM2
G18
DDR4_C1_DM3
D17
DDR4_C1_DQ32
C17
DDR4_C1_DQ33
C19
DDR4_C1_DQ34
C18
DDR4_C1_DQ35
D20
DDR4_C1_DQ36
D19
DDR4_C1_DQ37
C20
DDR4_C1_DQ38
B20
DDR4_C1_DQ39
N23
DDR4_C1_DQ40
M23
DDR4_C1_DQ41
R21
DDR4_C1_DQ42
P21
DDR4_C1_DQ43
R22
DDR4_C1_DQ44
VCU118 Board User Guide
UG1224 (v1.0) December 15, 2016
I/O Standard
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
www.xilinx.com
Chapter 3: Board Component Descriptions
Component Memory
Pin #
Pin Name
F7
DQL1
H3
DQL2
H7
DQL3
H2
DQL4
H8
DQL5
J3
DQL6
J7
DQL7
A3
DQU0
B8
DQU1
C3
DQU2
C7
DQU3
C2
DQU4
C8
DQU5
D3
DQU6
D7
DQU7
G3
DQSL_T
F3
DQSL_C
B7
DQSU_T
A7
DQSU_C
E7
DML_B/DBIL_B
E2
DMU_B/DBIU_B
G2
DQL0
F7
DQL1
H3
DQL2
H7
DQL3
H2
DQL4
H8
DQL5
J3
DQL6
J7
DQL7
A3
DQU0
B8
DQU1
C3
DQU2
C7
DQU3
C2
DQU4
Send Feedback
Ref. Des.
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
23
Advertisement
Table of Contents
