Renesas H8 Series Hardware Manual page 376

Appendix
3. Logic Instructions
Mnemonic
AND.B #xx:8, Rd
AND
AND.B Rs, Rd
AND.W #xx:16, Rd
AND.W Rs, Rd
AND.L #xx:32, ERd
AND.L ERs, ERd
OR.B #xx:8, Rd
OR
OR.B Rs, Rd
OR.W #xx:16, Rd
OR.W Rs, Rd
OR.L #xx:32, ERd
OR.L ERs, ERd
XOR XOR.B #xx:8, Rd
XOR.B Rs, Rd
XOR.W #xx:16, Rd
XOR.W Rs, Rd
XOR.L #xx:32, ERd
XOR.L ERs, ERd
NOT NOT.B Rd
NOT.W Rd
NOT.L ERd
Rev. 1.00 Aug. 28, 2006 Page 346 of 400
REJ09B0268-0100
Addressing Mode and
Instruction Length (bytes)
B 2
B 2
W 4
W 2
L 6
L 4
B 2
B 2
W 4
W 2
L 6
L 4
B 2
B 2
W 4
W 2
L 6
L 4
B 2
W 2
L 2
Operation
I
Rd8∧#xx:8 → Rd8
—
Rd8∧Rs8 → Rd8
—
Rd16∧#xx:16 → Rd16
—
Rd16∧Rs16 → Rd16
—
ERd32∧#xx:32 → ERd32
—
ERd32∧ERs32 → ERd32
—
Rd8⁄#xx:8 → Rd8
—
Rd8⁄Rs8 → Rd8
—
Rd16⁄#xx:16 → Rd16
—
Rd16⁄Rs16 → Rd16
—
ERd32⁄#xx:32 → ERd32
—
ERd32⁄ERs32 → ERd32
—
Rd8⊕#xx:8 → Rd8
—
Rd8⊕Rs8 → Rd8
—
Rd16⊕#xx:16 → Rd16
—
Rd16⊕Rs16 → Rd16
—
ERd32⊕#xx:32 → ERd32
—
ERd32⊕ERs32 → ERd32
—
¬ Rd8 → Rd8
—
¬ Rd16 → Rd16
—
¬ Rd32 → Rd32
—
No. of
*1
States
Condition Code
H N Z V C
— 0 — 2
— 0 — 2
— 0 — 4
— 0 — 2
— 0 — 6
— 0 — 4
— 0 — 2
— 0 — 2
— 0 — 4
— 0 — 2
— 0 — 6
— 0 — 4
— 0 — 2
— 0 — 2
— 0 — 4
— 0 — 2
— 0 — 6
— 0 — 4
— 0 — 2
— 0 — 2
— 0 — 2