Xilinx AC701 User Manual page 13

Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
AC701 Evaluation Board
UG952 (v1.2) August 28, 2013
U1 FPGA Pin Net Name
AA8 DDR3_D1
Y8 DDR3_D2
AB5 DDR3_D3
AA5 DDR3_D4
Y5 DDR3_D5
Y6 DDR3_D6
Y7 DDR3_D7
AF4 DDR3_D8
AF5 DDR3_D9
AF3 DDR3_D10
AE3 DDR3_D11
AD3 DDR3_D12
AC3 DDR3_D13
AB4 DDR3_D14
AA4 DDR3_D15
AC2 DDR3_D16
AB2 DDR3_D17
AF2 DDR3_D18
AE2 DDR3_D19
Y1 DDR3_D20
Y2 DDR3_D21
AC1 DDR3_D22
AB1 DDR3_D23
Y3 DDR3_D24
W3 DDR3_D25
W6 DDR3_D26
V6 DDR3_D27
W4 DDR3_D28
W5 DDR3_D29
W1 DDR3_D30
V1 DDR3_D31
G2 DDR3_D32
www.xilinx.com
J1 DDR3 Memory
Pin Number Pin Name
7 DQ1
15 DQ2
17 DQ3
4 DQ4
6 DQ5
16 DQ6
18 DQ7
21 DQ8
23 DQ9
33 DQ10
35 DQ11
22 DQ12
24 DQ13
34 DQ14
36 DQ15
39 DQ16
41 DQ17
51 DQ18
53 DQ19
40 DQ20
42 DQ21
50 DQ22
52 DQ23
57 DQ24
59 DQ25
67 DQ26
69 DQ27
56 DQ28
58 DQ29
68 DQ30
70 DQ31
129 DQ32
Feature Descriptions
13