Hitachi H8/300H Series Programming Manual page 201

Table 2-2 Instruction Set (cont)
(3) Logic Operation Instructions
Mnemonic Size #xx Rn @ERn @(d,ERn) @ERn+/@–ERn @aa @(d,PC) @@aa — Operation
AND AND.B #xx:8,Rd B 2
AND.B Rs,Rd B
AND.W #xx:16,Rd W 4
AND.W Rs,Rd W
AND.L #xx:32,ERd L 6
AND.L ERs,ERd L
OR OR.B #xx:8,Rd B 2
OR.B Rs,Rd B
OR.W #xx:16,Rd W 4
OR.W Rs,Rd W
OR.L #xx:32,ERd L 6
OR.L ERs,ERd L
XOR XOR.B #xx:8,Rd B 2
XOR.B Rs,Rd B
XOR.W #xx:16,Rd W 4
XOR.W Rs,Rd W
XOR.L #xx:32,ERd L 6
XOR.L ERs,ERd L
NOT NOT.B Rd B
NOT.W Rd W
NOT.L ERd L
Addressing Mode and Instruction Length (bytes)
2
2
4
2
2
4
2
2
4
2
2
2
Rd8 Λ #xx:8→Rd8
Rd8 Λ Rs8→Rd8
Rd16 Λ #xx:16→Rd16
Rd16 Λ Rs16→Rd16
ERd32 Λ #xx:32→ERd32
ERd32 Λ ERs32→ERd32
Rd8 V #xx:8→Rd8
Rd8 V Rs8→Rd8
Rd16 V #xx:16→Rd16
Rd16 V Rs16→Rd16
ERd32 V #xx:32→ERd32
ERd32 V ERs32→ERd32
Rd8⊕#xx:8→Rd8
Rd8⊕Rs8→Rd8
Rd16⊕#xx:16→Rd16
Rd16⊕Rs16→Rd16
ERd32⊕#xx:32→ERd32
ERd32⊕ERs32→ERd32
¬ Rd8→Rd8
¬ Rd16→Rd16
¬ Rd32→Rd32
193
Condition Code No. of States
Ad-
I H N Z V C Normal vanced
— — 0 — 2 2
— — 0 — 2 2
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 6 6
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 2 2
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 6 6
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 2 2
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 6 6
— — 0 — 4 4
— — 0 — 2 2
— — 0 — 2 2
— — 0 — 2 2