ST STM32G4 Series Reference Manual page 9

RM0440
7.4.25
7.4.26
7.4.27
7.4.28
7.4.29
7.4.30
7.4.31
8 Clock recovery system (CRS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
8.2 CRS main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
8.3 CRS implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
8.4 CRS functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.5 CRS low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
8.6 CRS interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
8.7 CRS registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
8.7.1
8.7.2
8.7.3
8.7.4
8.7.5
9 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
9.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
9.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
9.3.1
9.3.2
9.3.3
9.3.4
APB2 peripheral clocks enable in Sleep and Stop modes register
(RCC_APB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Peripherals independent clock configuration register (RCC_CCIPR) . 326
RTC domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . . . . 329
Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
Clock recovery RC register (RCC_CRRCR) . . . . . . . . . . . . . . . . . . . . 333
Peripherals independent clock configuration register (RCC_CCIPR2) 334
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
CRS block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
Synchronization input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
Frequency error measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
Frequency error evaluation and automatic trimming . . . . . . . . . . . . . . 342
CRS initialization and configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
CRS control register (CRS_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
CRS configuration register (CRS_CFGR) . . . . . . . . . . . . . . . . . . . . . . 345
CRS interrupt and status register (CRS_ISR) . . . . . . . . . . . . . . . . . . . 346
CRS interrupt flag clear register (CRS_ICR) . . . . . . . . . . . . . . . . . . . . 348
CRS register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 349
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
I/O pin alternate function multiplexer and mapping . . . . . . . . . . . . . . . 353
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
RM0440 Rev 4
Contents
9/2126
48