ST STM32G4 Series Reference Manual page 5

RM0440
4.7.10
4.7.11
4.7.12
4.7.13
4.7.14
5 Embedded Flash memory (FLASH)
for category 2 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
5.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
5.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
5.4.1
5.4.2
5.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
5.5.1
5.5.2
5.5.3
5.5.4
5.5.5
5.5.6
5.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
5.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
5.7.1
5.7.2
5.7.3
5.7.4
5.7.5
5.7.6
Flash PCROP1 End address register (FLASH_PCROP1ER) . . . . . . . 183
Flash WRP area A address register (FLASH_WRP1AR) . . . . . . . . . . 183
Flash WRP area B address register (FLASH_WRP1BR) . . . . . . . . . . 184
Flash Securable area register (FLASH_SEC1R) . . . . . . . . . . . . . . . . . 184
FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Adaptive real-time memory accelerator (ART Accelerator) . . . . . . . . . 191
Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . 195
Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 196
Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 209
Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Securable memory area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Disabling core debug access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Forcing boot from Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 214
Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 215
Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 216
Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
RM0440 Rev 4
Contents
5/2126
48