ST STM32G4 Series Reference Manual page 7

RM0440
6.4.5
6.4.6
6.4.7
6.4.8
6.4.9
6.4.10
6.4.11
6.4.12
6.4.13
6.4.14
6.4.15
6.4.16
6.4.17
6.4.18
6.4.19
6.4.20
6.4.21
6.4.22
6.4.23
7 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
7.1.1
7.1.2
7.1.3
7.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
7.2.1
7.2.2
7.2.3
7.2.4
7.2.5
7.2.6
7.2.7
7.2.8
7.2.9
7.2.10
7.2.11
Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 261
Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 262
Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 262
Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 263
Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 263
Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 264
Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 264
Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 265
Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 265
Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 266
Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 266
Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 267
Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 267
Power Port G pull-up control register (PWR_PUCRG) . . . . . . . . . . . . 268
Power Port G pull-down control register (PWR_PDCRG) . . . . . . . . . . 268
Power control register (PWR_CR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
PWR register map and reset value table . . . . . . . . . . . . . . . . . . . . . . . 270
Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
RTC domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
HSI48 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
Clock source frequency versus voltage scaling . . . . . . . . . . . . . . . . . . 282
Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
Clock security system on LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
RM0440 Rev 4
Contents
7/2126
48