ST STM32G4 Series Reference Manual page 3

RM0440
3.3.2
3.3.3
3.3.4
3.3.5
3.3.6
3.3.7
3.3.8
3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
3.4.1
3.4.2
3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
3.5.1
3.5.2
3.5.3
3.5.4
3.5.5
3.5.6
3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
3.7.1
3.7.2
3.7.3
3.7.4
3.7.5
3.7.6
3.7.7
3.7.8
3.7.9
3.7.10
3.7.11
3.7.12
3.7.13
3.7.14
3.7.15
3.7.16
3.7.17
Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Adaptive real-time memory accelerator (ART Accelerator) . . . . . . . . . . 98
Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . 101
Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 102
Read-while-write (RWW) available only in dual bank mode
(DBANK=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 122
Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Securable memory area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Disabling core debug access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Forcing boot from Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 127
Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 128
Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 129
Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 136
Flash PCROP1 Start address register (FLASH_PCROP1SR) . . . . . . 138
Flash PCROP1 End address register (FLASH_PCROP1ER) . . . . . . . 139
Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 140
Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 140
Flash PCROP2 Start address register (FLASH_PCROP2SR) . . . . . . 141
Flash PCROP2 End address register (FLASH_PCROP2ER) . . . . . . . 141
Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 142
Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 143
Flash Securable area bank1 register (FLASH_SEC1R) . . . . . . . . . . . 143
RM0440 Rev 4
Contents
3/2126
48