ST STM32G4 Series Reference Manual page 10

Contents
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.3.11
9.3.12
9.3.13
9.3.14
9.3.15
9.3.16
9.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
9.4.1
9.4.2
9.4.3
9.4.4
9.4.5
9.4.6
9.4.7
9.4.8
9.4.9
9.4.10
9.4.11
9.4.12
10 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 369
10.1 SYSCFG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
10.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
10.2.1
10/2126
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
Using the HSE or LSE oscillator pins as GPIOs . . . . . . . . . . . . . . . . . 358
Using the GPIO pins in the RTC supply domain . . . . . . . . . . . . . . . . . 358
Using PB8 as GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
Using PG10 as GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
GPIO port mode register (GPIOx_MODER)
(x =A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
GPIO port output type register (GPIOx_OTYPER)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
GPIO port input data register (GPIOx_IDR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
GPIO port output data register (GPIOx_ODR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
GPIO port bit set/reset register (GPIOx_BSRR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
GPIO port configuration lock register (GPIOx_LCKR)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
GPIO alternate function low register (GPIOx_AFRL)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364
GPIO alternate function high register (GPIOx_AFRH)
(x = A to G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
GPIO port bit reset register (GPIOx_BRR) (x = A to G) . . . . . . . . . . . . 366
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 369
RM0440 Rev 4
RM0440