Table Of Contents - Texas Instruments TMS320C6712D User Manual

TMS320C6712D
FLOATING POINT DIGITAL SIGNAL PROCESSOR
SPRS293A − OCTOBER 2005 − REVISED NOVEMBER 2005
revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GDP and ZDP BGA package (bottom view)
description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device compatibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
functional block and CPU (DSP core) diagram
CPU (DSP core) description
memory map summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
peripheral register descriptions
signal groups description
device configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
terminal functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU CSR register description
cache configuration (CCFG) register description
interrupt sources and interrupt selector
EDMA module and EDMA selector
PLL and PLL controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output (GPIO)
power-down mode logic
power-supply sequencing
power-supply decoupling
IEEE 1149.1 JTAG compatibility statement
EMIF device speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2

Table of Contents

. . . . . . . . . . . . .
. . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
•
POST OFFICE BOX 1443
3 EMIF big endian mode correctness
5 bootmode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 absolute maximum ratings over operating case
temperature range
8
recommended operating conditions
9
electrical characteristics over recommended ranges of
10
supply voltage and operating case temperature
12
parameter measurement information . . . . . . . . . . . . . . . . . .
13
signal transition levels
18
timing parameters and board routing analysis
20
input and output clocks
23
asynchronous memory timing
36
synchronous-burst memory timing
37
synchronous DRAM timing
40
HOLD/HOLDA timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .
42
BUSREQ timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
43
reset timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
44
external interrupt timing
46
multichannel buffered serial port timing
53
timer timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
general-purpose input/output (GPIO) port timing
56
JTAG test-port timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57
mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
59
HOUSTON, TEXAS 77251−1443
. . . . . . . . . . . . . . . . 60
60
60
. . . . . . . . . . . . . . . . . . . . . . . . . . 61
. . . . . . . . . . . . . . . . 61
. 62
. . . . . . . . . . . . . . . . . . . . . . . . . . 63
. . . . . . 65
. . . . . . . . . . . . . . . . . . . . . . . . . . . 67
. . . . . . . . . . . . . . . . . . . . . 70
. . . . . . . . . . . . . . . . . 73
. . . . . . . . . . . . . . . . . . . . . . . . 75
81
82
83
. . . . . . . . . . . . . . . . . . . . . . . . . . 85
. . . . . . . . . . . . . 86
95
. . . . . 96
97
98