Intel Agilex F Series User Manual page 53

Fpga (two f-tiles) development kit
Hide thumbs Also See for Agilex F Series:
Table of Contents

Advertisement

A. Development Kit Components
739942 | 2022.09.21
Table 34.
DIMM2 Pin Assignments
Schematic Signal Name FPGA Pin Number
DDR4_DIMM2_DQ0
DDR4_DIMM2_DQ1
DDR4_DIMM2_DQ2
DDR4_DIMM2_DQ3
DDR4_DIMM2_DQ4
DDR4_DIMM2_DQ5
DDR4_DIMM2_DQ6
DDR4_DIMM2_DQ7
DDR4_DIMM2_DQS_P0
DDR4_DIMM2_DQS_N0
DDR4_DIMM2_DBI_N0
DDR4_DIMM2_TDQS_N9
DDR4_DIMM2_DQ8
DDR4_DIMM2_DQ9
DDR4_DIMM2_DQ10
DDR4_DIMM2_DQ11
DDR4_DIMM2_DQ12
DDR4_DIMM2_DQ13
DDR4_DIMM2_DQ14
DDR4_DIMM2_DQ15
DDR4_DIMM2_DQS_P1
DDR4_DIMM2_DQS_N1
DDR4_DIMM2_DBI_N1
DDR4_DIMM2_TDQS_N10
DDR4_DIMM2_DQ16
DDR4_DIMM2_DQ17
DDR4_DIMM2_DQ18
DDR4_DIMM2_DQ19
DDR4_DIMM2_DQ20
DDR4_DIMM2_DQ21
DDR4_DIMM2_DQ22
Send Feedback
I/O Standard
CK46
1.2 V HS LVCMOS
CL47
1.2 V HS LVCMOS
CN47
1.2 V HS LVCMOS
CP46
1.2 V HS LVCMOS
CL43
1.2 V HS LVCMOS
CK42
1.2 V HS LVCMOS
CN43
1.2 V HS LVCMOS
CP42
1.2 V HS LVCMOS
CP44
1.2 V HS LVCMOS
CN45
1.2 V HS LVCMOS
CK44
1.2 V HS LVCMOS
CL45
1.2 V HS LVCMOS
DA45
1.2 V HS LVCMOS
DC45
1.2 V HS LVCMOS
DD44
1.2 V HS LVCMOS
CY44
1.2 V HS LVCMOS
DA49
1.2 V HS LVCMOS
CY48
1.2 V HS LVCMOS
DD48
1.2 V HS LVCMOS
DC49
1.2 V HS LVCMOS
DD46
1.2 V HS LVCMOS
DC47
1.2 V HS LVCMOS
CY46
1.2 V HS LVCMOS
DA47
1.2 V HS LVCMOS
CN49
1.2 V HS LVCMOS
CP48
1.2 V HS LVCMOS
CL49
1.2 V HS LVCMOS
CK48
1.2 V HS LVCMOS
CM52
1.2 V HS LVCMOS
CT52
1.2 V HS LVCMOS
CN53
1.2 V HS LVCMOS
Intel
DDR4 DIMM2 DQ0 data
DDR4 DIMM2 DQ1 data
DDR4 DIMM2 DQ2 data
DDR4 DIMM2 DQ3 data
DDR4 DIMM2 DQ4 data
DDR4 DIMM2 DQ5 data
DDR4 DIMM2 DQ6 data
DDR4 DIMM2 DQ7 data
DDR4 DIMM2 Data Strobe
Positive for byte lane 0
DDR4 DIMM2 Data Strobe
Negative for byte lane 0
DDR4 DIMM2 Data Bus Inversion for byte lane 0
DDR4 DIMM2 Termination Data Strobe for byte lane 0
DDR4 DIMM2 DQ8 data
DDR4 DIMM2 DQ9 data
DDR4 DIMM2 DQ10 data
DDR4 DIMM2 DQ11 data
DDR4 DIMM2 DQ12 data
DDR4 DIMM2 DQ13 data
DDR4 DIMM2 DQ14 data
DDR4 DIMM2 DQ15 data
DDR4 DIMM2 Data Strobe
Positive for byte lane 1
DDR4 DIMM2 Data Strobe
Negative for byte lane 1
DDR4 DIMM2 Data Bus Inversion for byte lane 1
DDR4 DIMM2 Termination Data Strobe for byte lane 1
DDR4 DIMM2 DQ16 data
DDR4 DIMM2 DQ17 data
DDR4 DIMM2 DQ18 data
DDR4 DIMM2 D19 data
DDR4 DIMM2 DQ20 data
DDR4 DIMM2 DQ21 data
DDR4 DIMM2 DQ22 data
®
Agilex
F-Series FPGA (Two F-Tiles) Development Kit User Guide
Description
continued...
53

Advertisement

Table of Contents
loading

Table of Contents