CPU
Zilog
CPU
SECTION 5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • e.
5-1
• •••••
5.2.
••••••
5.3.
Corrective Maintenance ••••••••••
5.3.1.
5.3.2.
5-1
5-1
5-1
5-1
5-6
6
.
.
..
.
..
.
.......
.
.
.
. ......
..
..........
6-1
6-1
6-1
6-3
6-4
6-5
6-6
6-6
6-7
.....
.
....
..
....
6.4.
• •••••••••••••
6.4.1.
• •••••••••••••
6.4.2.
Bus Request
Ackn~wledge
Timing •••••••••
6.5.
6.5.1.
6.1.
6.2.
6.3.
16
..
.
.
.
.
.
.
.
.....
..
.
.
A-I
APPEllDIX
B
LOGIC
DIAGRAMS
B-1
vii
Zilog
vii