Table Of Contents - ZiLOG System 8000 Hardware Reference Manual

CPU Zilog CPU
Table of Contents
SECTION 1 OVERVIEW
........
...
...........
.
...
.
. .
.
...
.
.
1-1
1. 1.
1.2.
1.3.
Description •••••••••••••••••••••••••
Serial and Parallel I/O •••••••••••••
Memory and Memory Management ••••••••••••••••••
1-1
1-2
1-5
SECTION 2
SPECIFICATIONS
2-1
2-1
2-1
2-1
2-1
2-2
2-5
2-6
2-6
2-6
2-7
2-7
2-8
.... . ..
.
Definitions •••••••••••••••••••
Lines •••••••••••••••••••• • ••
Introduction ••••••••••••• • ••••••••••••••••
Electrical Specifications •••••••••••••••
Physical Specifications •••••••••••••••••••••••
Environmental Specifications ••••••••
CPU I/O Connector •••••••••••••••
2.6. Bus Signals •••••••••••••••••••••••
2.6.1. ZBI Signal
2.6.2. ZBI Status
2.6.3. Data Width Codes •••••••••••••••••••••••••
Jumper Selection ••••••••••••••••••••••••••••••
Line Printer Jumper Selection ••••••••••••••
Baud Rate Selection •••••••••••••••••••••
2.1.
2.2.
2.3.
2.4.
2.5.
2.7.
2.8.
2.9.
SECTION 3
FUNCTIONAL DESCRIPTION
.
...
.......
...
....
.
..
3-1
·..
..
......
................
.
·...........
..
..
·......
..
.
.
.
.
...
3-1
3-1
3-2
3-3
3-3
3-3
3-4
3-4
3-5
3-6
3-8
3-9
3-9
3~9
3-10
3-10
3-11
3-11
3-13
••• '.'••••• ' • ••• •.••
~
•••-••••'.' •• e·.".
..
.
..
.
..
.
....
..
..........
.
.
..
.......
.
.......
....
.
.
......
.
.
.
...
...
.
' .
....... . ..........
.
...
.
..
.
.
3.1. Description
3.1.1. Z8001A CPU Memory Addressing
3.1.2. Z8010A Memory Management Units •••••••••••
3.2. Memory Addressing ••••••••
3.2.1. Local Memory ••••••••
3.2.2. SCR Memory Selection •••••••••••••••••••••
3.2.3. Main Memory...................... ••
3.2.4. Byte Transactions •••••••••••••
3.3. I/O Addressing •••••••••••
3.3.1. Standard I/O
3.3.2. Special I/O
3.3.3. Offboard I/O ••••••••••
3.4. Reset, Interrupts and Traps
3.4.1. System Reset.
3.4.2. Non-maskable Interrupts •••••••••••
3.4.3. NMI Identification •••••••••••••••
3.4.4. Vectored Interrupts ••••••••••••••••••••••
3.4.5. The VI Daisy Chain •••••••
3.4.6. Non-vectored Interrupts
v
Zi10g
v