Freescale Semiconductor MC68HC08KH12 Datasheet page 11

MC68HC(7)08KH12 Rev. 1.1
-
Freescale Semiconductor
11.6 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
11.7 TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 172
11.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
11.8.1 TIM Clock Pin (PTE0/TCLK) . . . . . . . . . . . . . . . . . . . . . . . 172
11.8.2 TIM Channel I/O Pins (PTE1/TCH0:PTE2/TCH1). . . . . . . 173
11.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
11.9.1 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . 173
11.9.2 TIM Counter Registers (TCNTH:TCNTL) . . . . . . . . . . . . . 175
11.9.3 TIM Counter Modulo Registers (TMODH:TMODL) . . . . . . 176
11.9.4 TIM Channel Status and Control Registers (TSC0:TSC1) 177
11.9.5 TIM Channel Registers (TCH0H/L-TCH1H/L) . . . . . . . . . 181
12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
12.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
12.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
12.3.1 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . 186
12.3.2 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . 186
12.4 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
12.4.1 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . 188
12.4.2 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . 189
12.5 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
12.5.1 Port C Data Register (PTC). . . . . . . . . . . . . . . . . . . . . . . . 190
12.5.2 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . 191
12.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
12.6.1 Port D Data Register (PTD). . . . . . . . . . . . . . . . . . . . . . . . 193
12.6.2 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . 193
12.7 Port E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
12.7.1 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . 195
12.7.2 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . 196
12.7.3 Port-E Optical Interface Enable Register . . . . . . . . . . . . . 198
12.8 Port F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
Section 12. I/O Ports
Advance Information
11