Xilinx ML605 Hardware User's Manual page 19

Table 1-4: DDR3 SODIMM Connections (Cont'd)
ML605 Hardware User Guide
UG534 (v1.9) February 26, 2019
U1 FPGA Pin Schematic Net Name
K12
D11
M13
J14
B13
B12
G10
M11
C12
A11
G11
F11
D14
C14
G12
G13
F14
H14
C19
G20
E19
F20
A20
A21
E22
E23
G21
B21
A23
A24
C20
D20
J20
G22
www.xilinx.com
DDR3_D6
DDR3_D7
DDR3_D8
DDR3_D9
DDR3_D10
DDR3_D11
DDR3_D12
DDR3_D13
DDR3_D14
DDR3_D15
DDR3_D16
DDR3_D17
DDR3_D18
DDR3_D19
DDR3_D20
DDR3_D21
DDR3_D22
DDR3_D23
DDR3_D24
DDR3_D25
DDR3_D26
DDR3_D27
DDR3_D28
DDR3_D29
DDR3_D30
DDR3_D31
DDR3_D32
DDR3_D33
DDR3_D34
DDR3_D35
DDR3_D36
DDR3_D37
DDR3_D38
DDR3_D39
Detailed Description
J1 SODIMM
Pin Number Pin Name
16 DQ6
18 DQ7
21 DQ8
23 DQ9
33 DQ10
35 DQ11
22 DQ12
24 DQ13
34 DQ14
36 DQ15
39 DQ16
41 DQ17
51 DQ18
53 DQ19
40 DQ20
42 DQ21
50 DQ22
52 DQ23
57 DQ24
59 DQ25
67 DQ26
69 DQ27
56 DQ28
58 DQ29
68 DQ30
70 DQ31
129 DQ32
131 DQ33
141 DQ34
143 DQ35
130 DQ36
132 DQ37
140 DQ38
142 DQ39
Send Feedback
19