ST STM32L0x3 Reference Manual page 3

RM0367
3.4 Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
3.4.1
3.4.2
3.4.3
3.4.4
3.4.5
3.5 NVM interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
3.5.1
3.6 Memory interface management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
3.6.1
3.6.2
3.6.3
3.6.4
3.7 Flash register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
3.7.1
3.7.2
3.7.3
3.7.4
3.7.5
3.7.6
3.7.7
3.7.8
3.7.9
3.7.10
Unlocking/locking operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
Detailed description of NVM write/erase operations. . . . . . . . . . . . . . . . . . . . . . .85
Parallel write half-page Flash program memory . . . . . . . . . . . . . . . . . . . . . . . . . .91
Status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
RDP (Read Out Protection) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
PcROP (Proprietary Code Read-Out Protection) . . . . . . . . . . . . . . . . . . 98
Protections against unwanted write/erase operations . . . . . . . . . . . . . 100
Write/erase protection management . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Protection errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Write protection error flag (WRPERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Read error (RDERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Hard fault . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Operation priority and evolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
Write/erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
Option byte loading. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
Sequence of operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Read as data while write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
Fetch while write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
Write while another write operation is ongoing . . . . . . . . . . . . . . . . . . . . . . . . . .105
Change the number of wait states while reading . . . . . . . . . . . . . . . . . 105
Power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Read registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Write to registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . . . . . . 107
Program and erase control register (FLASH_PECR) . . . . . . . . . . . . . 108
Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . . . . . . 112
PECR unlock key register (FLASH_PEKEYR) . . . . . . . . . . . . . . . . . . 112
Program and erase key register (FLASH_PRGKEYR) . . . . . . . . . . . . 112
Option bytes unlock key register (FLASH_OPTKEYR) . . . . . . . . . . . . 113
Status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Option bytes register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 116
Write protection register 1 (FLASH_WRPROT1) . . . . . . . . . . . . . . . . . 118
Write protection register 2 (FLASH_WRPROT2) . . . . . . . . . . . . . . . . . 119
RM0367 Rev 7
Contents
3/1043
40