ST STM32L0x3 Reference Manual page 12

Contents
13.5.3
13.5.4
13.5.5
13.5.6
13.5.7
14 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
14.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
14.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
14.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
14.3.1
14.3.2
14.3.3
14.3.4
14.3.5
14.3.6
14.3.7
14.3.8
14.3.9
14.3.10 Single conversion mode (CONT = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . 313
14.3.11 Continuous conversion mode (CONT = 1) . . . . . . . . . . . . . . . . . . . . . . 314
14.3.12 Starting conversions (ADSTART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
14.3.13 Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
14.3.14 Stopping an ongoing conversion (ADSTP) . . . . . . . . . . . . . . . . . . . . . 316
14.4 Conversion on external trigger and trigger polarity (EXTSEL, EXTEN) . 316
14.4.1
14.4.2
14.4.3
14.4.4
14.4.5
14.5 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
12/1043
EXTI rising edge trigger selection register (EXTI_RTSR) . . . . . . . . . . 298
Falling edge trigger selection register (EXTI_FTSR) . . . . . . . . . . . . . . 299
EXTI software interrupt event register (EXTI_SWIER) . . . . . . . . . . . . 299
EXTI pending register (EXTI_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301
ADC pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
ADC voltage regulator (ADVREGEN) . . . . . . . . . . . . . . . . . . . . . . . . . 305
Analog reference for the ADC internal voltage regulator . . . . . . . . . . . . . . . . . .305
ADVREG enable sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
ADVREG disable sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
Calibration (ADCAL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306
Calibration factor forcing Software procedure . . . . . . . . . . . . . . . . . . . . . . . . . .308
ADC on-off control (ADEN, ADDIS, ADRDY) . . . . . . . . . . . . . . . . . . . . 308
ADC clock (CKMODE, PRESC[3:0], LFMEN) . . . . . . . . . . . . . . . . . . . 309
Low frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
ADC connectivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
Configuring the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
Channel selection (CHSEL, SCANDIR) . . . . . . . . . . . . . . . . . . . . . . . . 312
Temperature sensor, V
REFINT
Programmable sampling time (SMP) . . . . . . . . . . . . . . . . . . . . . . . . . . 313
Discontinuous mode (DISCEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
Programmable resolution (RES) - Fast conversion mode . . . . . . . . . . 317
End of conversion, end of sampling phase (EOC, EOSMP flags) . . . . 318
End of conversion sequence (EOS flag) . . . . . . . . . . . . . . . . . . . . . . . 318
Example timing diagrams (single/continuous modes
hardware/software triggers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
RM0367 Rev 7
and LCD_VLCD1 internal channels . . . . . . . . . .312
RM0367