Xilinx KC705 User Manual page 16

Chapter 1: KC705 Evaluation Board Features
Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
16
Send Feedback
U1 FPGA Pin Net Name
AK6 DDR3_D33
AG7 DDR3_D34
AF7 DDR3_D35
AF8 DDR3_D36
AK4 DDR3_D37
AJ8 DDR3_D38
AJ6 DDR3_D39
AH5 DDR3_D40
AH6 DDR3_D41
AJ2 DDR3_D42
AH2 DDR3_D43
AH4 DDR3_D44
AJ4 DDR3_D45
AK1 DDR3_D46
AJ1 DDR3_D47
AF1 DDR3_D48
AF2 DDR3_D49
AE4 DDR3_D50
AE3 DDR3_D51
AF3 DDR3_D52
AF5 DDR3_D53
AE1 DDR3_D54
AE5 DDR3_D55
AC1 DDR3_D56
AD3 DDR3_D57
AC4 DDR3_D58
AC5 DDR3_D59
AE6 DDR3_D60
AD6 DDR3_D61
AC2 DDR3_D62
AD4 DDR3_D63
Y16 DDR3_DM0
www.xilinx.com
J1 DDR3 Memory
I/O Standard
Pin Number
SSTL15 131
SSTL15 141
SSTL15 143
SSTL15 130
SSTL15 132
SSTL15 140
SSTL15 142
SSTL15 147
SSTL15 149
SSTL15 157
SSTL15 159
SSTL15 146
SSTL15 148
SSTL15 158
SSTL15 160
SSTL15 163
SSTL15 165
SSTL15 175
SSTL15 177
SSTL15 164
SSTL15 166
SSTL15 174
SSTL15 176
SSTL15 181
SSTL15 183
SSTL15 191
SSTL15 193
SSTL15 180
SSTL15 182
SSTL15 192
SSTL15 194
SSTL15 11
UG810 (v1.6.2) August 26, 2015
Pin Name
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM0
KC705 Evaluation Board