Xilinx VC707 User Manual page 14

Chapter 1: VC707 Evaluation Board Features
Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
14
FPGA (U1)
Net Name
Pin
A31 DDR3_D54
A32 DDR3_D55
E30 DDR3_D56
F29 DDR3_D57
F30 DDR3_D58
F27 DDR3_D59
C30 DDR3_D60
E29 DDR3_D61
F26 DDR3_D62
D30 DDR3_D63
M13 DDR3_DM0
K15 DDR3_DM1
F12 DDR3_DM2
A14 DDR3_DM3
C23 DDR3_DM4
D25 DDR3_DM5
C31 DDR3_DM6
F31 DDR3_DM7
M16 DDR3_DQS0_N
N16 DDR3_DQS0_P
J12 DDR3_DQS1_N
K12 DDR3_DQS1_P
G16 DDR3_DQS2_N
H16 DDR3_DQS2_P
C14 DDR3_DQS3_N
C15 DDR3_DQS3_P
A27 DDR3_DQS4_N
A26 DDR3_DQS4_P
E25 DDR3_DQS5_N
F25 DDR3_DQS5_P
B29 DDR3_DQS6_N
B28 DDR3_DQS6_P
www.xilinx.com
J1 DDR3 Memory
Pin Number Pin Name
174 DQ54
176 DQ55
181 DQ56
183 DQ57
191 DQ58
193 DQ59
180 DQ60
182 DQ61
192 DQ62
194 DQ63
11 DM0
28 DM1
46 DM2
63 DM3
136 DM4
153 DM5
170 DM6
187 DM7
10 DQS0_N
12 DQS0_P
27 DQS1_N
29 DQS1_P
45 DQS2_N
47 DQS2_P
62 DQS3_N
64 DQS3_P
135 DQS4_N
137 DQS4_P
152 DQS5_N
154 DQS5_P
169 DQS6_N
171 DQS6_P
VC707 Evaluation Board
UG885 (v1.2) February 1, 2013