Xilinx VC707 User Manual page 13

Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
VC707 Evaluation Board
UG885 (v1.2) February 1, 2013
FPGA (U1)
Net Name
Pin
F14 DDR3_D22
G14 DDR3_D23
B14 DDR3_D24
C13 DDR3_D25
B16 DDR3_D26
D15 DDR3_D27
D13 DDR3_D28
E12 DDR3_D29
C16 DDR3_D30
D16 DDR3_D31
A24 DDR3_D32
B23 DDR3_D33
B27 DDR3_D34
B26 DDR3_D35
A22 DDR3_D36
B22 DDR3_D37
A25 DDR3_D38
C24 DDR3_D39
E24 DDR3_D40
D23 DDR3_D41
D26 DDR3_D42
C25 DDR3_D43
E23 DDR3_D44
D22 DDR3_D45
F22 DDR3_D46
E22 DDR3_D47
A30 DDR3_D48
D27 DDR3_D49
A29 DDR3_D50
C28 DDR3_D51
D28 DDR3_D52
B31 DDR3_D53
www.xilinx.com
Feature Descriptions
J1 DDR3 Memory
Pin Number Pin Name
50 DQ22
52 DQ23
57 DQ24
59 DQ25
67 DQ26
69 DQ27
56 DQ28
58 DQ29
68 DQ30
70 DQ31
129 DQ32
131 DQ33
141 DQ34
143 DQ35
130 DQ36
132 DQ37
140 DQ38
142 DQ39
147 DQ40
149 DQ41
157 DQ42
159 DQ43
146 DQ44
148 DQ45
158 DQ46
160 DQ47
163 DQ48
165 DQ49
175 DQ50
177 DQ51
164 DQ52
166 DQ53
13