Xilinx VC707 User Manual page 12

Chapter 1: VC707 Evaluation Board Features
Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
12
FPGA (U1)
Net Name
Pin
C19 DDR3_A9
B21 DDR3_A10
B17 DDR3_A11
A15 DDR3_A12
A21 DDR3_A13
F17 DDR3_A14
E17 DDR3_A15
D21 DDR3_BA0
C21 DDR3_BA1
D18 DDR3_BA2
N14 DDR3_D0
N13 DDR3_D1
L14 DDR3_D2
M14 DDR3_D3
M12 DDR3_D4
N15 DDR3_D5
M11 DDR3_D6
L12 DDR3_D7
K14 DDR3_D8
K13 DDR3_D9
H13 DDR3_D10
J13 DDR3_D11
L16 DDR3_D12
L15 DDR3_D13
H14 DDR3_D14
J15 DDR3_D15
E15 DDR3_D16
E13 DDR3_D17
F15 DDR3_D18
E14 DDR3_D19
G13 DDR3_D20
G12 DDR3_D21
www.xilinx.com
J1 DDR3 Memory
Pin Number Pin Name
85 A9
107 A10/AP
84 A11
83 A12_BC_N
119 A13
80 A14
78 A15
109 BA0
108 BA1
79 BA2
5 DQ0
7 DQ1
15 DQ2
17 DQ3
4 DQ4
6 DQ5
16 DQ6
18 DQ7
21 DQ8
23 DQ9
33 DQ10
35 DQ11
22 DQ12
24 DQ13
34 DQ14
36 DQ15
39 DQ16
41 DQ17
51 DQ18
53 DQ19
40 DQ20
42 DQ21
VC707 Evaluation Board
UG885 (v1.2) February 1, 2013