Xilinx KCU105 User Manual page 18

Table 1-4: DDR4 Memory Connections to the FPGA (Cont'd)
FPGA Schematic Net
(U1) Pin
AF23 DDR4_DQ11
AH23 DDR4_DQ12
AF24 DDR4_DQ13
AH22 DDR4_DQ14
AG25 DDR4_DQ15
AG21 DDR4_DQS0_T
AH21 DDR4_DQS0_C
AH24 DDR4_DQS1_T
AJ25 DDR4_DQS1_C
AD21 DDR4_DM0
AE25 DDR4_DM1
AL22 DDR4_DQ16
AL25 DDR4_DQ17
AM20 DDR4_DQ18
AK23 DDR4_DQ19
AK22 DDR4_DQ20
AL24 DDR4_DQ21
AL20 DDR4_DQ22
AL23 DDR4_DQ23
AM24 DDR4_DQ24
AN23 DDR4_DQ25
AN24 DDR4_DQ26
AP23 DDR4_DQ27
AP25 DDR4_DQ28
AN22 DDR4_DQ29
AP24 DDR4_DQ30
AM22 DDR4_DQ31
AJ20 DDR4_DQS2_T
AK20 DDR4_DQS2_C
AP20 DDR4_DQS3_T
AP21 DDR4_DQS3_C
AJ21 DDR4_DM2
AM21 DDR4_DM3
AH28 DDR4_DQ32
KCU105 Board User Guide
UG917 (v1.4) September 25, 2015
I/O Standard
Name
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
www.xilinx.com
Chapter 1: KCU105 Evaluation Board Features
Component Memory
Pin # Pin Name
C7 DQU3
C2 DQU4
C8 DQU5
D3 DQU6
D7 DQU7
G3 DQSL_T
F3 DQSL_C
B7 DQSU_T
A7 DQSU_C
E7 DML_B/DBIL_B
E2 DMU_B/DBIU_B
G2 DQL0
F7 DQL1
H3 DQL2
H7 DQL3
H2 DQL4
H8 DQL5
J3 DQL6
J7 DQL7
A3 DQU0
B8 DQU1
C3 DQU2
C7 DQU3
C2 DQU4
C8 DQU5
D3 DQU6
D7 DQU7
G3 DQSL_T
F3 DQSL_C
B7 DQSU_T
A7 DQSU_C
E7 DML_B/DBIL_B
E2 DMU_B/DBIU_B
G2 DQL0
Send Feedback
Ref. Des.
U60
U60
U60
U60
U60
U60
U60
U60
U60
U60
U60
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U61
U62
18