Xilinx KCU105 User Manual page 19

Table 1-4: DDR4 Memory Connections to the FPGA (Cont'd)
FPGA Schematic Net
(U1) Pin
AK26 DDR4_DQ33
AK28 DDR4_DQ34
AM27 DDR4_DQ35
AJ28 DDR4_DQ36
AH27 DDR4_DQ37
AK27 DDR4_DQ38
AM26 DDR4_DQ39
AL30 DDR4_DQ40
AP29 DDR4_DQ41
AM30 DDR4_DQ42
AN28 DDR4_DQ43
AL29 DDR4_DQ44
AP28 DDR4_DQ45
AM29 DDR4_DQ46
AN27 DDR4_DQ47
AL27 DDR4_DQS4_T
AL28 DDR4_DQS4_C
AN29 DDR4_DQS5_T
AP30 DDR4_DQS5_C
AH26 DDR4_DM4
AN26 DDR4_DM5
AH31 DDR4_DQ48
AH32 DDR4_DQ49
AJ34 DDR4_DQ50
AK31 DDR4_DQ51
AJ31 DDR4_DQ52
AJ30 DDR4_DQ53
AH34 DDR4_DQ54
AK32 DDR4_DQ55
AN33 DDR4_DQ56
AP33 DDR4_DQ57
AM34 DDR4_DQ58
AP31 DDR4_DQ59
AM32 DDR4_DQ60
KCU105 Board User Guide
UG917 (v1.4) September 25, 2015
I/O Standard
Name
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
www.xilinx.com
Chapter 1: KCU105 Evaluation Board Features
Component Memory
Pin # Pin Name
F7 DQL1
H3 DQL2
H7 DQL3
H2 DQL4
H8 DQL5
J3 DQL6
J7 DQL7
A3 DQU0
B8 DQU1
C3 DQU2
C7 DQU3
C2 DQU4
C8 DQU5
D3 DQU6
D7 DQU7
G3 DQSL_T
F3 DQSL_C
B7 DQSU_T
A7 DQSU_C
E7 DML_B/DBIL_B
E2 DMU_B/DBIU_B
G2 DQL0
F7 DQL1
H3 DQL2
H7 DQL3
H2 DQL4
H8 DQL5
J3 DQL6
J7 DQL7
A3 DQU0
B8 DQU1
C3 DQU2
C7 DQU3
C2 DQU4
Send Feedback
Ref. Des.
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U62
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
19