Quectel SG560D Series Hardware Design page 81

CAM1_RST
CSI2_CLK_P
CSI2_CLK_N
CSI2_LN0_P
CSI2_LN0_N
CSI2_LN1_P
CSI2_LN1_N
CSI2_LN2_P
CSI2_LN2_N
CSI2_LN3_P
CSI2_LN3_N
CAM2_MCLK
CAM2_RST
CSI3_CLK_P
CSI3_CLK_N
CSI3_LN0_P
CSI3_LN0_N
CSI3_LN1_P
CSI3_LN1_N
CSI3_LN2_P
CSI3_LN2_N
CSI3_LN3_P
CSI3_LN3_N
CAM3_MCLK
CAM3_RST
SG560D_Series_Hardware_Design
50 DO
390 AI
386 AI
392 AI
389 AI
388 AI
385 AI
396 AI
393 AI
400 AI
397 AI
398 DO
384 DO
62 AI
66 AI
60 AI
61 AI
68 AI
69 AI
64 AI
65 AI
72 AI
73 AI
74 DO
67 DO
Reset of camera 1
MIPI CSI2 clock (+)
MIPI CSI2 clock (-)
MIPI CSI2 lane 0 data (+)
MIPI CSI2 lane 0 data (-)
MIPI CSI2 lane 1 data (+)
MIPI CSI2 lane 1 data (-)
MIPI CSI2 lane 2 data (+)
MIPI CSI2 lane 2 data (-)
MIPI CSI2 lane 3 data (+)
MIPI CSI2 lane 3 data (-)
Master clock of camera 2
Reset of camera 2
MIPI CSI3 clock (+)
MIPI CSI3 clock (-)
MIPI CSI3 lane 0 data (+)
MIPI CSI3 lane 0 data (-)
MIPI CSI3 lane 1 data (+)
MIPI CSI3 lane 1 data (-)
MIPI CSI3 lane 2 data (+)
MIPI CSI3 lane 2 data (-)
MIPI CSI3 lane 3 data (+)
MIPI CSI3 lane 3 data (-)
Master clock of camera 3
Reset of camera 3
Smart Module Series
Requires
differential
impedance of
85 Ω.
Requires
differential
impedance of
85 Ω.
80 / 134