V06 - Twtp Write To Precharge Delay; V07 - Trtpx Read To Precharge Delay; V08 - Trp Precharge To A Valid Command; V09 - Twra Wra To A Valid Command - Teledyne Kibra DDR User Manual

Protocol analyzer suite
Table of Contents

Advertisement

DDR3 and DDR4 JEDEC Timing Violations Summary
5.1.6

V06 - tWTP WRITE to PRECHARGE delay

Defines the minimum interval between the point the Write Burst completes and the next 
precharge command to the same bank. tWTP is calculated as the sum of Write Latency 
(CWL + AL) + Write Recovery time (tWR) + [2 CKs (BC4) OR 4 CKs (BL8 or OTF)]. The write 
recovery time (tWR) starts at the first rising clock edge after the last write data. 
5.1.7

V07 - tRTPx READ to PRECHARGE delay

Defines the minimum external Read command to Precharge command spacing to the 
same bank (equal to AL + tRTP). tRTP is internal Read Command to Precharge Command 
Delay. (Note: minimum ACT to PRE timing, tRAS, must be satisfied as well) The minimum 
value for the Internal Read Command to Precharge Command Delay is given by tRTP.MIN 
= max (4 × nCK, 7.5 ns).  For DDR3 systems with Additive Latency, tRTPx = AL + tRTP    For 
DDR4 systems, it would be AL + tRTP + PL.
5.1.8

V08 - tRP PRECHARGE to a Valid Command

The minimum interval between PreCharge and the next valid command is specified to 
ensure the active row is closed before the next valid command.
Speed 
800D 
800E 
Grade
(5‐5‐5)
(6‐6‐6)
Min 
12.5
15
(ns)
Speed Grade 1600H
(9‐9‐9)
Min (ns)
11.25
5.1.9

V09 - tWRA WRA to a Valid Command

Defines the interval for Write Recovery + READ to PRECHARGE delay / Clock (average). 
Write with Auto Precharge requires that the Controller take into account the CWL 
(column write latency) which is the amount of delay required between the point the 
Write command is issued until the data can actually be put on the bus. The data is sent in 
a burst so the burst length must also be accounted for. Once the write data burst has been 
received, the SDRAM will automatically precharge the row. The Controller must also take 
into account the READ to PRECHARGE delay (tRP).
Speed 
Grade
Min (ns)
       
K ibra DDR Protocol Analyzer User Manual
1066E
1066F
(6‐6‐6)
(7‐7‐7)
11.25
13.125
1600J
1600K
(10‐10‐10)
(11‐11‐11)
12.5
13.75
All Speed BINs
WR + roundup (tRP / tCK(avg))
1066G
1333F
(8‐8‐8) 
(7‐7‐7)
15
10.5
1866J
1866k
(10‐10‐10)
(11‐11‐11)
10.7
11.7
   T eledyne LeCroy
1333G
1333H
(8‐8‐8)
(9‐9‐9)
12
13.5
1866L
1866M
(12‐12‐12)
(13‐13‐13)
12.84
13.91
1600G
(8‐8‐8)
10
157

Advertisement

Table of Contents
loading

Table of Contents