Vcu118 Fpga U1 Gty Transceiver Bank 227 Connections - Xilinx VCU118 User Manual

Table 3-17: VCU118 FPGA U1 GTY Transceiver Bank 227 Connections
FPGA
MGT FPGA (U1) Pin Name Schematic Net
(U1)
Bank
Pin
AF7 MGTYTXP0_227
AF6 MGTYTXN0_227
AD2 MGTYRXP0_227
AD1 MGTYRXN0_227
AD7 MGTYTXP1_227
AD6 MGTYTXN1_227
AC4 MGTYRXP1_227
AC3 MGTYRXN1_227
AB7 MGTYTXP2_227
GTY
AB6 MGTYTXN2_227
Bank
AB2 MGTYRXP2_227
227
AB1 MGTYRXN2_227
Y7 MGTYTXP3_227
Y6 MGTYTXN3_227
AA4 MGTYRXP3_227
AA3 MGTYRXN3_227
AC9 MGTREFCLK0P_227
AC8 MGTREFCLK0N_227
AA9 MGTREFCLK1P_227
AA8 MGTREFCLK1N_227
VCU118 Board User Guide
UG1224 (v1.0) December 15, 2016
Chapter 3: Board Component Descriptions
Connected Pin
Name
PCIE_TX3_P A29
PCIE_TX3_N A30
PCIE_RX3_P B27
PCIE_RX3_N B28
PCIE_TX2_P A25
PCIE_TX2_N A26
PCIE_RX2_P B23
PCIE_RX2_N B24
PCIE_TX1_P A21
PCIE_TX1_N A22
PCIE_RX1_P B19
PCIE_RX1_N B20
PCIE_TX0_P A16
PCIE_TX0_N A17
PCIE_RX0_P B14
PCIE_RX0_N B15
PCIE_CLK2_P 3
PCIE_CLK2_N 4
www.xilinx.com
Connected Pin Connected
Name
HSIN(3)
HSIP(3)
HSIN(3)
HSIP(3)
HSIN(2)
HSIP(2)
HSIN(2)
HSIP(2)
PCIe EDGE Conn.
HSIN(1)
HSIP(1)
HSIN(1)
HSIP(1)
HSIN(0)
HSIP(0)
HSIN(0)
HSIP(0)
Q1
U20 ICS85411A
clock buffer
NQ1
NC
NC
Send Feedback
Device
U2
64