Vcu118 Fpga U1 Gty Transceiver Bank 225 Connections - Xilinx VCU118 User Manual

Table 3-15: VCU118 FPGA U1 GTY Transceiver Bank 225 Connections
FPGA
MGT FPGA (U1) Pin Name Schematic Net Name Connected
(U1)
Bank
Pin
AU5 MGTYTXP0_225
AU4 MGTYTXN0_225
AP2 MGTYRXP0_225
AP1 MGTYRXN0_225
AT7 MGTYTXP1_225
AT6 MGTYTXN1_225
AM2 MGTYRXP1_225
AM1 MGTYRXN1_225
AR5 MGTYTXP2_225
GTY
AR4 MGTYTXN2_225
Bank
AK2 MGTYRXP2_225
225
AK1 MGTYRXN2_225
AP7 MGTYTXP3_225
AP6 MGTYTXN3_225
AJ4 MGTYRXP3_225
AJ3 MGTYRXN3_225
AL9 MGTREFCLK0P_225
AL8 MGTREFCLK0N_225
AJ9 MGTREFCLK1P_225
AJ8 MGTREFCLK1N_225
VCU118 Board User Guide
UG1224 (v1.0) December 15, 2016
PCIE_TX11_P
PCIE_TX11_N
PCIE_RX11_P
PCIE_RX11_N
PCIE_TX10_P
PCIE_TX10_N
PCIE_RX10_P
PCIE_RX10_N
PCIE_TX9_P
PCIE_TX9_N
PCIE_RX9_P
PCIE_RX9_N
PCIE_TX8_P
PCIE_TX8_N
PCIE_RX8_P
PCIE_RX8_N
PCIE_CLK1_P
PCIE_CLK1_N
MGT_SI570_CLOCK1_C_P
MGT_SI570_CLOCK1_C_N
www.xilinx.com
Chapter 3: Board Component Descriptions
Connected
Connected Device
Pin Pin Name
A64 HSIP(11)
A65 HSIN(11)
B62 HSOP(11)
B63 HSON(11)
A60 HSIP(10)
A61 HSIN(10)
B58 HSOP(10)
B59 HSON(10)
PCIe EDGE Conn. U2
A56 HSIP(9)
A57 HSIN(9)
B54 HSOP(9)
B55 HSON(9)
A52 HSIP(8)
A53 HSIN(8)
B50 HSOP(8)
B51 HSON(8)
1 Q0
U20 ICS85411A clock
2 NQ0
11 Q1_P
U104 SI53340 clock
12 Q1_N
Send Feedback
buffer
buffer
62