Xilinx ZCU104 User Manual page 30

Table 3-4: DDR4 SODIMM Socket J1 Connections to FPGA PL Banks 64, 65, and 66 (Cont'd)
XCZU7EV
(U1) Pin
AL10 DDR4_SODIMM_BA0
AL11 DDR4_SODIMM_BA1
AE14 DDR4_SODIMM_BG0
AE13 DDR4_SODIMM_BG1
AG14 DDR4_SODIMM_DQ0
AG15 DDR4_SODIMM_DQ1
AF15 DDR4_SODIMM_DQ2
AF16 DDR4_SODIMM_DQ3
AF17 DDR4_SODIMM_DQ4
AE17 DDR4_SODIMM_DQ5
AG18 DDR4_SODIMM_DQ6
AF18 DDR4_SODIMM_DQ7
AD16 DDR4_SODIMM_DQ8
AD17 DDR4_SODIMM_DQ9
AB14 DDR4_SODIMM_DQ10
AA14 DDR4_SODIMM_DQ11
AB15 DDR4_SODIMM_DQ12
AB16 DDR4_SODIMM_DQ13
AC16 DDR4_SODIMM_DQ14
AC17 DDR4_SODIMM_DQ15
AJ15 DDR4_SODIMM_DQ16
AJ16 DDR4_SODIMM_DQ17
AK17 DDR4_SODIMM_DQ18
AJ17 DDR4_SODIMM_DQ19
AL18 DDR4_SODIMM_DQ20
AK18 DDR4_SODIMM_DQ21
AL15 DDR4_SODIMM_DQ22
AL16 DDR4_SODIMM_DQ23
AN16 DDR4_SODIMM_DQ24
AN17 DDR4_SODIMM_DQ25
AP15 DDR4_SODIMM_DQ26
AP16 DDR4_SODIMM_DQ27
AN18 DDR4_SODIMM_DQ28
AM18 DDR4_SODIMM_DQ29
ZCU104 Board User Guide
UG1267 (v1.1) October 9, 2018
Net Name I/O Standard
SSTL12_DCI
SSTL12_DCI
SSTL12_DCI
SSTL12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
www.xilinx.com
Chapter 3: Board Component Descriptions
DDR4 SODIMM Memory J1
Pin Number
150
145
115
113
8
7
20
21
4
3
16
17
28
29
41
42
24
25
38
37
50
49
62
63
46
45
58
59
70
71
83
84
66
67
Send Feedback
Pin Name
BA0
BA1
BG0
BG1
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
30