Xilinx SP601 User Manual page 15

Table 1-5
Table 1-5: DDR2 Component Memory Connections
SP601 Hardware User Guide
UG518 (v1.1) August 19, 2009
shows the connections and pin numbers for the DDR2 Component Memory.
FPGA U1 Schematic Netname
J7 DDR2_A0
J6 DDR2_A1
H5 DDR2_A2
L7 DDR2_A3
F3 DDR2_A4
H4 DDR2_A5
H3 DDR2_A6
H6 DDR2_A7
D2 DDR2_A8
D1 DDR2_A9
F4 DDR2_A10
D3 DDR2_A11
G6 DDR2_A12
L2 DDR2_DQ0
L1 DDR2_DQ1
K2 DDR2_DQ2
K1 DDR2_DQ3
H2 DDR2_DQ4
H1 DDR2_DQ5
J3 DDR2_DQ6
J1 DDR2_DQ7
M3 DDR2_DQ8
M1 DDR2_DQ9
N2 DDR2_DQ10
N1 DDR2_DQ11
T2 DDR2_DQ12
T1 DDR2_DQ13
U2 DDR2_DQ14
U1 DDR2_DQ15
www.xilinx.com
Detailed Description
Memory U2
Pin Number
M8
M3
M7
N2
N8
N3
N7
P2
P8
P3
M2
P7
R2
G8
G2
H7
H3
H1
H9
F1
F9
C8
C2
D7
D3
D1
D9
B1
B9
Name
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
15