Xilinx KC705 User Manual page 14

Chapter 1: KC705 Evaluation Board Features
Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
14
U1 FPGA Pin Net Name
AK6 DDR3_D33
AG7 DDR3_D34
AF7 DDR3_D35
AF8 DDR3_D36
AK4 DDR3_D37
AJ8 DDR3_D38
AJ6 DDR3_D39
AH5 DDR3_D40
AH6 DDR3_D41
AJ2 DDR3_D42
AH2 DDR3_D43
AH4 DDR3_D44
AJ4 DDR3_D45
AK1 DDR3_D46
AJ1 DDR3_D47
AF1 DDR3_D48
AF2 DDR3_D49
AE4 DDR3_D50
AE3 DDR3_D51
AF3 DDR3_D52
AF5 DDR3_D53
AE1 DDR3_D54
AE5 DDR3_D55
AC1 DDR3_D56
AD3 DDR3_D57
AC4 DDR3_D58
AC5 DDR3_D59
AE6 DDR3_D60
AD6 DDR3_D61
AC2 DDR3_D62
AD4 DDR3_D63
Y16 DDR3_DM0
www.xilinx.com
J1 DDR3 Memory
Pin Number Pin Name
131 DQ33
141 DQ34
143 DQ35
130 DQ36
132 DQ37
140 DQ38
142 DQ39
147 DQ40
149 DQ41
157 DQ42
159 DQ43
146 DQ44
148 DQ45
158 DQ46
160 DQ47
163 DQ48
165 DQ49
175 DQ50
177 DQ51
164 DQ52
166 DQ53
174 DQ54
176 DQ55
181 DQ56
183 DQ57
191 DQ58
193 DQ59
180 DQ60
182 DQ61
192 DQ62
194 DQ63
11 DM0
KC705 Evaluation Board
UG810 (v1.3) May 10, 2013