Xilinx KC705 User Manual page 13

Table 1-4: DDR3 Memory Connections to the FPGA (Cont'd)
KC705 Evaluation Board
UG810 (v1.3) May 10, 2013
U1 FPGA Pin Net Name
AA16 DDR3_D1
AC14 DDR3_D2
AD14 DDR3_D3
AA17 DDR3_D4
AB15 DDR3_D5
AE15 DDR3_D6
Y15 DDR3_D7
AB19 DDR3_D8
AD16 DDR3_D9
AC19 DDR3_D10
AD17 DDR3_D11
AA18 DDR3_D12
AB18 DDR3_D13
AE18 DDR3_D14
AD18 DDR3_D15
AG19 DDR3_D16
AK19 DDR3_D17
AG18 DDR3_D18
AF18 DDR3_D19
AH19 DDR3_D20
AJ19 DDR3_D21
AE19 DDR3_D22
AD19 DDR3_D23
AK16 DDR3_D24
AJ17 DDR3_D25
AG15 DDR3_D26
AF15 DDR3_D27
AH17 DDR3_D28
AG14 DDR3_D29
AH15 DDR3_D30
AK15 DDR3_D31
AK8 DDR3_D32
www.xilinx.com
Feature Descriptions
J1 DDR3 Memory
Pin Number Pin Name
7 DQ1
15 DQ2
17 DQ3
4 DQ4
6 DQ5
16 DQ6
18 DQ7
21 DQ8
23 DQ9
33 DQ10
35 DQ11
22 DQ12
24 DQ13
34 DQ14
36 DQ15
39 DQ16
41 DQ17
51 DQ18
53 DQ19
40 DQ20
42 DQ21
50 DQ22
52 DQ23
57 DQ24
59 DQ25
67 DQ26
69 DQ27
56 DQ28
58 DQ29
68 DQ30
70 DQ31
129 DQ32
13