gefran SIEIDrive LIFT AGy -L Instruction Manual page 214

Cód. Pantalla
d.201 Monitor en an 1
d.202 Mon en an 1 term
d.210 Mon cnf en an 2
d.211 Monitor en an 2
d.212 Mon en an 2 term
d.220 Mon cnf en an 3
d.221 Monitor en an 3
d.222 Mon en an 3 term
d.250 LCW To PLC (0-7)
d.251 LCW To PLC(8-15) Verificación del bit de control enviado al secuenciador interno. Bits de 8 a 15.
d.252 LCW Fr PLC (0-7)
d.253 LCW Fr PLC(8-15)
d.254 LCW FrPLC(16-23) Verificación del bit de control generado en el secuenciador interno. Bits de 16 a 23
d.255 LSW (0-7)
d.300 Impulsos encoder
d.301 Frec encoder
d.302 Veloc encoder
d.350 Estado opcion 1
d.351 Estado opcion 2
d.353 Estado SBI
d.354 Sbi baudrate
d.400 Referencia PID
d.401 PID feedback
d.402 PID error
d.403 PID integral cmp
d.404 Salida PID
214
Descripción
Señal de salida (%) del bloque de la entrada analógica 1
Señal en placa de bornes (%) de la entrada analógica 1
Programación entrada analógica 2;
visualiza la función asociada a esta entrada analógica. Como en d.200
Señal de salida (%) del bloque de la entrada analógica 2
Señal en placa de bornes (%) de la entrada analógica 2
Programación entrada analógica 3;
visualiza la función asociada a esta entrada analógica. Como en d.200
Señal de salida (%) del bloque de la entrada analógica 3
Señal en placa de bornes (%) de la entrada analógica 3
Verificación del bit de control enviado al secuenciador interno. Bits de 0 a 7.
Verificación del bit de control generado en el secuenciador interno. Bits de 0 a 7
Verificación del bit de control generado en el secuenciador interno. Bits de 8 a 15
Verificación del bit de estado del convertidor enviado al secuenciador interno. Bits de 0 a 7
Lectura de los impulsos del encoder muestreado en el intervalo I.504
Frecuencia leída en el encoder (Frecuencia motor)
Velocidad leída en el convertidor (d.001)*(P.600)
Estado de la tarjeta opcional 1
Estado de la tarjeta opcional 2
Estado de la comunicación entre SBI y Master
0 Attesa param
1 Espera configuración
2 Intercambio de datos
3 Errores
Velocidad de la comunicación entre SBI y Master
0 12 Mbit / s
1 6 Mbit / s
2 3 Mbit / s
3 1.5 Mbit / s
4 500 Kbit / s
5 187.5 Kbit / s
6 93.75 Kbit / s
7 45.45 Kbit / s
8 19.2 Kbit / s
15 desconocido
Referencia bloque PID
Retroacción bloque PID
Señales errores PID
Componente integral PID
Salida bloque función PID
UnidadVar. IPA
027
028
029
030
031
032
033
034
66
67
68
69
70
71
1/100 035
Hz 0.01 036
0.01/1 037
038
039
059
060
% 0.1 041
% 0.1 042
% 0.1 043
% 0.1 044
% 0.1 045
AGy -L