Table of Contents
Advertisement
Chapter 1: VC709 Evaluation Board Features
Table 1-5: DDR3 SODIMM Socket J3 Connections to the FPGA (Cont'd)
16
XCVX690T (U1) Pin
AK19
AM17
AM18
AL17
AK17
AM19
AL19
AR17
AR18
AN18
AN24
AM24
AR22
AR23
AN23
AM23
AN21
AP21
AK23
AJ23
AL21
AM21
AJ21
AJ20
AK20
AL20
AW22
AW23
AW21
AV21
AU23
AV23
www.xilinx.com
Net Name
Pin Number
DDR3_B_A9
DDR3_B_A10
DDR3_B_A11
DDR3_B_A12
DDR3_B_A13
DDR3_B_A14
DDR3_B_A15
DDR3_B_BA0
DDR3_B_BA1
DDR3_B_BA2
DDR3_B_D0
DDR3_B_D1
DDR3_B_D2
DDR3_B_D3
DDR3_B_D4
DDR3_B_D5
DDR3_B_D6
DDR3_B_D7
DDR3_B_D8
DDR3_B_D9
DDR3_B_D10
DDR3_B_D11
DDR3_B_D12
DDR3_B_D13
DDR3_B_D14
DDR3_B_D15
DDR3_B_D16
DDR3_B_D17
DDR3_B_D18
DDR3_B_D19
DDR3_B_D20
DDR3_B_D21
SODIMM Memory J3
Pin Name
85
A9
107
A10/AP
84
A11
83
A12_BC_N
119
A13
80
A14
78
A15
109
BA0
108
BA1
79
BA2
5
DQ0
7
DQ1
15
DQ2
17
DQ3
4
DQ4
6
DQ5
16
DQ6
18
DQ7
21
DQ8
23
DQ9
33
DQ10
35
DQ11
22
DQ12
24
DQ13
34
DQ14
36
DQ15
39
DQ16
41
DQ17
51
DQ18
53
DQ19
40
DQ20
42
DQ21
VC709 Evaluation Board
UG887 (v1.2.1) March 11, 2014
Advertisement
Table of Contents
