Motorola MC68030 User Manual page 14

Enhanced 32-bit microprocessor
Hide thumbs Also See for MC68030:
Table of Contents

Advertisement

Paragraph
Number
11.6.16
Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-49
11.6.17
Exception-Related Instructions and Operations . . . . . . . . . . . . . . . 11-50
11.6.18
Save and Restore Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-51
11.7
Address Translation Tree Search Timing. . . . . . . . . . . . . . . . . . . . . . 11-51
11.7.1
MMU Effective Address Calculation . . . . . . . . . . . . . . . . . . . . . . . . 11-58
11.7.2
MMU Instruction Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-60
11.8
Interrupt Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-61
11.9
Bus Arbitration Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-62
12.1
Adapting the MC68030 to MC68020 Designs . . . . . . . . . . . . . . . . . . 12-1
12.1.1
Signal Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
12.1.2
Hardware Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3
12.1.3
Software Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
12.2
Floating-Point Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5
12.3
Byte Select Logic for the MC68030 . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9
12.4
Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
12.4.1
Access Time Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-14
12.4.2
Burst Mode Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-17
12.5
Static RAM Memory Banks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.5.1
A Two-Clock Synchronous Memory Bank Using SRAMS . . . . . . . . 12-18
12.5.2
A 2-1-1-1 Burst Mode Memory Bank Using SRAMS . . . . . . . . . . . . 12-24
12.5.3
A 3-1-1-1 Burst Mode Memory Bank Using SRAMS . . . . . . . . . . . . 12-27
12.6
External Caches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-30
12.6.1
Cache Implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-32
12.6.2
Instruction-Only External Cache Implementations . . . . . . . . . . . . . 12-35
12.7
Debugging Aids . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-35
12.7.1
Status and Refill . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-36
12.7.2
Real-Time Instruction Trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-39
12.8
Power and Ground Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . 12-43
13.1
Maximum Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
13.2
Thermal Characteristics — PGA Package . . . . . . . . . . . . . . . . . . . . . 13-1
MOTOROLA
TABLE OF CONTENTS ( Continued )
Applications Information
Electrical Characteristics
MC68030 USER'S MANUAL
Title
Section 12
Section 13
Page
Number
xxxv

Hide quick links:

Advertisement

Table of Contents
loading

Table of Contents