Table of Contents
Advertisement
3.4.2.2
Using data transfer instructions
3.4.3
Interrupt return ........................................................................................................................................ 42
3.5
Software Interrupt (INTSW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.5.1
Address error detection .......................................................................................................................... 43
3.5.2
Debugging .............................................................................................................................................. 43
3.6
Undefined Instruction Interrupt (INTUNDEF). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7
Address Trap Interrupt (INTATRAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.8
External Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.1
SFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2
DBR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5. I/O Ports
5.1
Port P1 (P17 to P10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.2
Port P2 (P22 to P20) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.3
Port P3 (P33 to P30) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.4
Port P5 (P57 to P50) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.5
Port P6 (P67 to P60) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.6
Port P7 (P77 to P70) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.1
Watchdog Timer Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
6.2
Watchdog Timer Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
6.2.1
Malfunction Detection Methods Using the Watchdog Timer ................................................................... 60
6.2.2
Watchdog Timer Enable ......................................................................................................................... 61
6.2.3
Watchdog Timer Disable ........................................................................................................................ 62
6.2.4
Watchdog Timer Interrupt (INTWDT)...................................................................................................... 62
6.2.5
Watchdog Timer Reset ........................................................................................................................... 63
6.3
Address Trap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
6.3.1
Selection of Address Trap in Internal RAM (ATAS) ................................................................................ 64
6.3.2
Selection of Operation at Address Trap (ATOUT) .................................................................................. 64
6.3.3
Address Trap Interrupt (INTATRAP)....................................................................................................... 64
6.3.4
Address Trap Reset ................................................................................................................................ 65
7.1
Time Base Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
7.1.1
Configuration .......................................................................................................................................... 67
7.1.2
Control .................................................................................................................................................... 67
7.1.3
Function .................................................................................................................................................. 68
7.2
Divider Output (DVO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.2.1
Configuration .......................................................................................................................................... 69
7.2.2
Control .................................................................................................................................................... 69
ii
Advertisement
Table of Contents
