Misaligned Transfer - Intel 80386 Reference Manual

LOCAL BUS INTERFACE
FIRST BUS CYCLE: A31-A2=n+4
32·BIT MEMORY
-
DATA BUS DATA BUS
I
I
I I
I I I
I
I
I
I
I I
I
I
I
I
I
I
I I
I
I
I
n+7 n+6 n+5
r--
n+4
c---
n+3 n+2
n+l n
I
I
I I
I
I
I
I
I I
I
I
I I
I
I
I I
I
I I
I
I
I
BE3 BE2 BEl BEO
HIGH HIGH LOW LOW
SECOND BUS CYCLE: A31-A2=n
32·BIT MEMORY
DATA BUS
DATA BUS
I
I
I
I
I I
I
I
I
I
I I
I
I I I
I I
I I
I I I
I
n+7 n+6 n+5
n+4
n+3
c---
n+2
-
n+l n
I
I
I
I
I I
I I
I
I I
I I
I I I
I I I
I
I I
I
I
m
BE2
BEl
BEO
LOW LOW
HIGH
HIGH
G30107
Figure 3-7. Misaligned Transfer
3-11