Quectel SG865W Series Hardware Design page 73

DSI0_LN2_P
DSI0_LN2_N
DSI0_LN3_P
DSI0_LN3_N
DSI1_CLK_P
DSI1_CLK_N
DSI1_LN0_P
DSI1_LN0_N
DSI1_LN1_P
DSI1_LN1_N
DSI1_LN2_P
DSI1_LN2_N
DSI1_LN3_P
DSI1_LN3_N
The following figures show the reference design for LCM interfaces.
SG865W_Series_Hardware_Design
380 AO
382 AO
376 AO
379 AO
363 AO
368 AO
378 AO
384 AO
374 AO
381 AO
369 AO
377 AO
364 AO
373 AO
Smart Module Series
LCD0 MIPI lane 2 data (+)
LCD0 MIPI lane 2 data (-)
LCD0 MIPI lane 3 data (+)
LCD0 MIPI lane 3 data (-)
LCD1 MIPI clock (+)
LCD1 MIPI clock (-)
LCD1 MIPI lane 0 data (+)
LCD1 MIPI lane 0 data (-)
LCD1 MIPI lane 1 data (+)
LCD1 MIPI lane 1 data (-)
LCD1 MIPI lane 2 data (+)
LCD1 MIPI lane 2 data (-)
LCD1 MIPI lane 3 data (+)
LCD1 MIPI lane 3 data (-)
72 / 117