Xilinx VIODC User Manual page 9

Schedule of Tables
Chapter 1: VIODC Overview
Chapter 2: VIODC to ML402 Card Interface
Table 2-1: VIOBUS Signal Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Chapter 3: Component and S-Video Interfaces
Table 3-1: Configuration Modes for ADV7403 Video Decoder Chip. . . . . . . . . . . . . . . . . 28
Table 3-2: Configuration Modes for ADV7321A Video Encoder Chip . . . . . . . . . . . . . . . 30
Chapter 4: DVI/VGA Input Interface
Table 4-1: VGA Standards. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 4-2: Analog VGA60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 4-3: Analog XGA60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 4-4: Analog SXGA60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 4-5: Analog UXGA60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 4-6: DVI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Chapter 5: DVI/VGA Output Interface
Table 5-1: Configuration Modes for TPF410 I2C Video Encoder Chip . . . . . . . . . . . . . . . 42
Chapter 6: SDI Interface
Table 6-1: RocketIO Reference Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 6-2: ADV7321B Register Settings for HD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 6-3: ADV7321B HD Mode Register 1 (0x10) Settings by Video Format . . . . . . . . . 47
Table 6-4: ADV7321B Register Settings for NTSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 6-5: ADV7321B Register Settings for PAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Chapter 7: Image Sensor Camera Interface
Table 7-1: Camera Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Chapter 8: Attaching the VIODC to the ML40x Development Board
Table 8-1: Required Jumper Positions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Appendix A: Reference Information
Table A-1: VIODC ICs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table A-2: VIOBUS Signals XGI Header Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table A-3: VIOBUS ML402 FPGA Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table A-4: VIOBUS VIODC FPGA Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
www.BDTIC.com/XILINX
UG235 (v1.2.1) October 31, 2007 www.xilinx.com Video Input/Output Daughter Card