Motorola DSP56800 Manual page 16

Figure 4-9 Address Register Indirect: Indexed by Long Displacement . . . . . . . . . . . . . . . 4-16
Figure 4-10 Special Addressing: Immediate Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18
Figure 4-11 Special Addressing: Immediate Short Data . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19
Figure 4-12 Special Addressing: Absolute Address. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-21
Figure 4-13 Special Addressing: Absolute Short Address . . . . . . . . . . . . . . . . . . . . . . . . . . 4-22
Figure 4-14 Special Addressing: I/O Short Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-23
Figure 4-15 Circular Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26
Figure 4-16 Circular Buffer with Size M=37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-27
Figure 4-17 Simple Five-Location Circular Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-29
Figure 4-18 Linear Addressing with a Modulo Modifier . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-32
Figure 5-1 Program Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
Figure 5-2 Program Controller Programming Model. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
Figure 5-3 Accessing the Loop Count Register (LC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Figure 5-4 Status Register Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Figure 5-5 Operating Mode Register (OMR) Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Figure 6-1 Single Parallel Move. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
Figure 6-2 Dual Parallel Move . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
Figure 6-3 DSP56800 Core Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
Figure 6-4 Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-31
Figure 7-1 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
Figure 7-2 Example Interrupt Priority Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
Figure 7-3 Example On-Chip Peripheral and IRQ Interrupt Programming . . . . . . . . . . . . . 7-9
Figure 7-4 Illegal Instruction Interrupt Servicing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
Figure 7-5 Interrupt Service Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-15
Figure 7-6 Repeated Illegal Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
Figure 7-7 Interrupting a REP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17
Figure 7-8 Wait Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-18
Figure 7-9 Simultaneous Wait Instruction and Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . 7-18
Figure 7-10 STOP Instruction Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-19
Figure 7-11 STOP Instruction Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-20
Figure 7-12 STOP Instruction Sequence Recovering with RESET . . . . . . . . . . . . . . . . . . . 7-21
Figure 8-1 Example of a DSP56800 Stack Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-29
Figure 9-1 JTAG/OnCE Interface Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Figure 9-2 JTAG Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
Figure 9-3 OnCE Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Figure A-1 DSP56800 Core Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-5
Figure A-2 Status Register (SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-7
Figure B-1 N Radix 2 FFT Butterflies Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-6
Figure B-2 LMS Adaptive Filter Graphic Representation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-7
xvi
DSP56800 Family Manual