Altera Nios Cyclone II Edition Reference Manual page 19

Altera Corporation
May 2007
Table 2–6 shows all connections between the FPGA and the SSRAM chip.
Table 2–6. SSRAM Pin Table
FPGA Pin
AB3 37
AB4 36
G5 35
G6 34
B2 33
B3 32
C2 38
C3 39
L9 42
F7 43
L10 44
J5 45
L4 46
C6 47
A4 48
B4 49
A5 50
B5 81
B6 82
A6 99
C4 100
G9 85
M3 93
M2 94
M4 95
M5 96
C7 98
L2 52
L3 53
L7 56
L6 57
N9 58
Reference Manual
U74 Pin Pin Function
A0
A1
A2
A3
A4
A5
NC/A19
NC/A20
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
ADSC_N
BE_n0
BE_n1
BE_n2
BE_n3
CE1_n
D0
D1
D2
D3
D4
Nios Development Board Cyclone II Edition
Board Components
Board Net Name
ssram_a0
ssram_a1
ssram_a2
ssram_a3
ssram_a4
ssram_a5
ssram_a6
ssram_a7
ssram_a8
ssram_a9
ssram_a10
ssram_a11
ssram_a12
ssram_a13
ssram_a14
ssram_a15
ssram_a16
ssram_a17
ssram_a18
ssram_a19
ssram_a20
ssram_adsc_n
ssram_be_n0
ssram_be_n1
ssram_be_n2
ssram_be_n3
ssram_ce1_n
ssram_d0
ssram_d1
ssram_d2
ssram_d3
ssram_d4
2–7