Xilinx ML310 User Manual page 67

High-Speed I/O
Table 2-31: PM1 Pinout (Continued)
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D17
D18
D19
D20
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
F16
ML310 User Guide
UG068 (v1.01) August 25, 2004
PM1 Pin FPGA Pin
G25
A8
B8
D7
F9
E8
D8
D17
E17
A27
A26
A14
A13
AK4
AK5
AK17
AK18
J24
J23
H10
H9
C8
F7
G12
G10
B16
NC
F15/AH15
G15/AJ15
A20
A19
A7
A6
www.xilinx.com
1-800-255-7778
Get other manuals https://www.bkmanuals.com
Pin Description ML310 Schematic Net
IO_L02N_7 PM_IO_85
IO_L44N_1 PM_IO_3V_21
IO_L44P_1 PM_IO_3V_20
IO_L08P_1 PM_IO_3V_8
IO_L07P_1 PM_IO_3V_6
IO_L03P_1 PM_IO_3V_2
IO_L38P_1 PM_IO_3V_14
IO_L67P_0 PM_IO_78
IO_L67N_0 PM_IO_79
TXNPAD4 TXNPAD4_A27
TXPPAD4 TXPPAD4_A26
TXNPAD7 TXNPAD7_A14
TXPPAD7 TXPPAD7_A13
RXNPAD16 RXNPAD16_AK4
RXPPAD16 RXPPAD16_AK5
RXNPAD19 RXNPAD19_AK17
RXPPAD19 RXPPAD19_AK18
IO_L05P_7 PM_IO_88
IO_L05N_7 PM_IO_89
IO_L09P_1 PM_IO_3V_10
IO_L06P_1 PM_IO_3V_4
IO_L38N_1 PM_IO_3V_15
IO_L02P_1 PM_IO_3V_0
IO_L45N_1 PM_IO_3V_23
IO_L09N_1 PM_IO_3V_11
GCLK6S PM_CLK_TOP
NC NC
GCLK3P/1S LVDS_CLKEXT_N
GCLK2S/0P LVDS_CLKEXT_P
TXNPAD6 TXNPAD6_A20
TXPPAD6 TXPPAD6_A19
TXNPAD9 TXNPAD9_A7
TXPPAD9 TXPPAD9_A6
R
FPGA Bank
V
CCO
2.5V
3V
3V
3V
3V
3V
3V
2.5V
2.5V
2.5V
2.5V
3V
3V
3V
3V
3V
3V
2.5V
NC
2.5V
2.5V
67