ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 89 ³O
³
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 90 ³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 91 ³I
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 92 ³I
³
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 93 ³O
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 94 ³
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 95 ³I/O ³D0
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 96 ³I/O ³D1
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 97 ³I/O ³D2
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 98 ³I/O ³D3
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 99 ³I/O ³D4
³
ÃÄÄÄÄÅÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 100³I/O ³D5
³
ÀÄÄÄÄÁÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
MODEL:T1200H/HB
Page A-10
A.4 DESCRIPTIONS OF EACH FUNCTION
Following are the summarized description about each functional
block in this gate array.
A.4.1 Clock generator
The clock generator receives 14.31818MHZ clock, then generates the
CPU clock, DMA clock and Timer clock.
CPU clock
DMA clock
³WDLEN ³ WDLEN0
³
³
³ Low data (even) enable signal for word
³
³
³ read operation to 8-bit bus.
³GND
³ Ground
³OSC
³ SC141
³
³
³ Output from the OSC. 14.31818MHz.
³PPICS ³ PPICS0
³
³
³ PPI select signal. This signal is
³
³
³ low.
³CALE
³ CALE1
³
³
³ CPU address latch enable signal
³HLDA
³ HLDA1
³
³
³ Hold acknowledge
³ IOD01
³
³
³ Bidirectional data bus bit 0
³ IOD11
³
³
³ Bidirectional data bus bit 1
³ IOD21
³
³
³ Bidirectional data bus bit 2
³ IOD31
³
³
³ Bidirectional data bus bit 3
³ IOD41
³
³
³ Bidirectional data bus bit 4
³ IOD51
³
³
³ Bidirectional data bus bit 5
: 4.77MHz/9.54MHz*
: 4.77MHz (Duty 50%)
³
³
³
³
³
³
³
active³
³
³
³
³
³
³
³
³
³
³
³
³
³
³
³
³
³