Advertisement
DMA Page Reg.
NMI Mask Reg.
PIO
Machine Reg.
In the DMA mode, chip select signal should not be output, and
therefore, HLDA1 signal must be set to "1" (See C-5 Pin 37).
Each signal is described by the logical mode as follows;
DNACS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù HLDA
INTCS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù HLDA
TIMCS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù HLDA
PAGWR0 =
A9 ù A8 ù A7 ù A6 ù A5 ù IOWO ù HLDA
NMICS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù IOWO ù HLDA
PPICS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù HLDA
MCRCS0 =
A9 ù A8 ù A7 ù A6 ù A5 ù A4 ù A3 ù( A2 + A2 ù A1 ù A0 ) ù
HLDA
MODEL:T1200H/HB
Page C-9
C.6 BACK-UP PORT
Although this system contains the resume function, 82C59 (PIC) and
82C53 (timer) have registers which can not be read, and
consequently they can not be backed up for resuming the system.
For this reason, when writing the data, the content of these
registers must be copied into another readable register, Reading
this register can be executed by setting the Index address to the
Index register in order to read the data register.
The following table shows the Index address and the contents to be
read out.
TABLE C-2 Index Address and Contents
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ Index Register
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
50
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
51
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
52
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
53
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
54
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
I/O Back-up Index Register 0F0H
I/O Back-up Data Register 0F1H
Both Index register and Data Register are in the "clear" status
080-09F
0A0-0BF
060-07F
0E0-0E4
³
Contents to be read in the Port-0FH
³
82C53 Control Word Register, #0
³
"
³
82C59
lnitialize Command Word 1
³
³
PAGWR0
NMICS0
PPICS0
MCRCS0
"
"
³
³
#2
³
³
2
³
4
³
Advertisement
