Advertisement
³
AD03
³
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
AD02
³
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
AD01
³
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
AD00
³
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄij
³
WE
³
³
³
ÀÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
Note:
*
A00-A14 are address signals from the I/O bus of the
CPU.
*
MA00-MA13 are refresh memory address.
They are generated by the 6845 circuit or its
equivalent inside the gate array.
*
RSA0-RSA1 are raster scan address. They are generated by
the 6845 or its equivalent inside the gate array. There
are 4 raster scans151together, but only the lowest two
bits are used in the graphics mode.
Page D-14
V-RAM Control Signals
FIGURE D-3 V-RAM Control Signals
Page D-15
RASEL0 : Refresh Address Selection (Output)
This signal is an input selection signal to the V-RAM address
multiplexer.
If this is low, the display refresh address lines (RA051-RA121)
are selected and supplied to the V-RAM. If it is high, the I/O
bus address lines are selected and supplied to the V-RAM.
CC01-CC71 : Character Code Data Bus (
These lines are data bus from/to the even address V-RAM. The
even address of the V-RAM is used to store the character codes
in the TEXT mode.
AT01-AT71 : Attribute Data Bus ( Input/Output)
These lines are data bus from/to the odd address V-RAM. The odd
address of the V-RAM is used to store the attribute codes in
the TEXT mode.
D.5.3 Character generator (CG) signals (16 lines)
CGA1: CG Address Latch (Output)
This signal is used to set the character code read out from the
RA031
³
A04
RA021
³
A03
RA011
³
A02
RA001
³
A01
WRCC0/
³
A00
WRAT0
³
³
MA03
³
³
MA02
³
³
MA01
³
³
MA00
³
³
----
³
³
Input/Output)
MA03
³
MA02
³
MA01
³
MA00
³
----
³
³
³
Advertisement
