Advertisement
³ 1-2
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ Off
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ 2-3
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
Page B-8
+ DSL "OR" of the drive select signals A and B is output from the
G.A..
This signal is used to know whether the FDD is active or not.
This is output also to the EMC-GA.
FIGURE B-2 FDD General Block Diagram
When this bit is "1", it indicates that either drive A or B is
selected.
Page B-9
B.4.2 Digital output register (3F2H Write)
ÚÄÄÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄ¿
³
Bit
³
ÃÄÄÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
+ MONB
+ MONA
+ IDEN
- FRST
+ DSL1 & +DSL0
+ IDEN
B.4.3 X-Rate register (3F7H Write)
ÚÄÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÄÂÄÄÄÄÄÄÄ¿
³ Bit
³
ÃÄÄÄÄÄÄÅÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄ´
³
³
ÀÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÄÙ
ÚÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ X-Rate-1
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
0
ÃÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³
0
³
³
1
³
³
1
³
7
³
6
³
5
³
Not used ³ MONB ³ MONA ³ IDEN ³ FRST ³ DSL1 ³ DSL0 ³
When this bit is "1", motor of the drive B is on.
When this bit is "1", motor of the drive A is on.
When this bit is "1", IRQ and DRQ are enabled.
When this bit is "0", the FDC (TC8565F) is reset.
When both of these bits are "0", the drive A is
selected.
When DSL1 is "0" and DSL0 is "1", the drive B is
selected.
When this bit is "1", the following signals are
enabled.
TC0, DACK20, DRQ21, IRQ61
7
³
6
³
5
³
Not used
³ X-Rate-0
³
³
0
³
1
³ Ext. FDD Off
1
³ Ext. FDD Drive B
0
³ Ext. FDD Drive A
4
³
3
³
2
4
³
3
³
2
³
³Rate-1³Rate-0 ³
360rpm, 500kb/s, MFM
³
³
³
³
1
³
0
³
1
³
0
³
³
³
Advertisement
