Intel 81342 Developer's Manual page 293

A d d r e s s T r a n s l a t i o n U n i t ( P C I E x p r e s s ) — I n t e l
3 . 1 6 R e g i s t e r D e f i n i t i o n s
E v e r y P C I d e v i c e i m p l e m e n t s i t s o w n s e p a r a t e c o n f i g u r a t i o n a d d r e s s s p a c e a n d
c o n f i g u r a t i o n r e g i s t e r s . T h e P C I E x p r e s s S p e c i f i c a t i o n e x t e n d s t h e c o n f i g u r a t i o n s p a c e
t o 4 0 9 6 b y t e s a s c o m p a r e d t o 2 5 6 b y t e s a l l o w e d b y P C I L o c a l B u s S p e c i f i c a t i o n ,
R e v i s i o n 2 . 3 . T h e A T U c o n f i g u r a t i o n s p a c e i s d i v i d e d i n t o a P C I 2 . 3 c o m p a t i b l e r e g i o n
c o n s i s t i n g o f t h e f i r s t 2 5 6 b y t e s a n d a n e x t e n d e d P C I e x p r e s s c o n f i g u r a t i o n s p a c e
r e g i o n c o n s i s t i n g o f t h e r e m a i n i n g s p a c e . T h e P C I 2 . 3 c o m p a t i b l e s p a c e p r o v i d e s
s u p p o r t f o r l e g a c y o p e r a t i n g s y s t e m s . T h e f i r s t 6 4 b y t e s m u s t a d h e r e t o a p r e d e f i n e d
h e a d e r f o r m a t .
F i g u r e 3 4
l i s t e d b y i n t e r n a l b u s a d d r e s s o f f s e t .
s p a c e ( i n c l u d i n g h e a d e r a n d e x t e n d e d r e g i s t e r s ) a n d t h e c o r r e s p o n d i n g s e c t i o n t h a t
d e s c r i b e s e a c h r e g i s t e r . N o t e t h a t a l l c o n f i g u r a t i o n r e a d a n d w r i t e t r a n s a c t i o n s i s
a c c e p t e d o n t h e i n t e r n a l b u s a s 3 2 - b i t t r a n s a c t i o n s . R e f e r t o
R e g i s t e r s "
F i g u r e 3 4 . A T U I n t e r f a c e C o n f i g u r a t i o n H e a d e r F o r m a t
ATUBISTR
Maximum Latency
T h e A T U i s p r o g r a m m e d v i a a T y p e 0 c o n f i g u r a t i o n c o m m a n d o n t h e P C I i n t e r f a c e . S e e
S e c t i o n 3 . 3 . 1 . 5 , " I n b o u n d C o n f i g u r a t i o n C y c l e T r a n s l a t i o n ( I D R o u t e d ) " o n p a g e 2 4 7
A T U c o n f i g u r a t i o n s p a c e i s f u n c t i o n n u m b e r z e r o o f t h e 8 1 3 4 1 a n d 8 1 3 4 2 s i n g l e -
f u n c t i o n P C I d e v i c e .
B e y o n d t h e r e q u i r e d 6 4 b y t e h e a d e r f o r m a t , A T U c o n f i g u r a t i o n s p a c e i m p l e m e n t s
e x t e n d e d r e g i s t e r s p a c e i n s u p p o r t o f t h e u n i t s f u n c t i o n a l i t y . R e f e r t o t h e P C I E x p r e s s
B a s e S p e c i f i c a t i o n , R e v i s i o n 1 . 0 a f o r d e t a i l s o n a c c e s s i n g a n d p r o g r a m m i n g
c o n f i g u r a t i o n r e g i s t e r s p a c e .
D e c e m b e r 2 0 0 7
O r d e r N u m b e r : 3 1 5 0 3 7 - 0 0 2 U S
®
8 1 3 4 1 a n d 8 1 3 4 2
d e f i n e s t h e h e a d e r f o r m a t .
.
ATU Device ID
Status
ATU Class Code
Header Type
Inbound ATU Base Address 0
Inbound ATU Upper Base Address 0
Inbound ATU Base Address 1
Inbound ATU Upper Base Address 1
Inbound ATU Base Address 2
Inbound ATU Upper Base Address 2
ATU Subsystem ID
Expansion ROM Base Address
Reserved
Minimum Grant
T a b l e 1 3 5 s h o w s t h e P C I c o n f i g u r a t i o n r e g i s t e r s ,
T a b l e 1 3 5 s h o w s t h e e n t i r e A T U c o n f i g u r a t i o n
Vendor ID
Command
Latency Timer
Reserved
ATU Subsystem Vendor ID
Reserved
Interrupt Pin
I n t e l
C h a p t e r 2 1 . 0 , " P e r i p h e r a l
00H
04H
Revision ID 08H
Cacheline Size 0CH
10H
14H
18H
1CH
20H
24H
28H
2CH
30H
Capabilities Pointer 34H
38H
Interrupt Line 3CH
®
8 1 3 4 1 a n d 8 1 3 4 2 I / O P r o c e s s o r s
D e v e l o p e r ' s M a n u a l
.
2 9 3