Table of Contents
Advertisement
Table 1-4: DDR3 SODIMM Socket J1 Connections to the FPGA (Cont'd)
XCVX690T (U1) Pin
C21
D18
N14
N13
L14
M14
M12
N15
M11
L12
K14
K13
H13
J13
L16
L15
H14
J15
E15
E13
F15
E14
G13
G12
F14
G14
B14
C13
B16
D15
D13
E12
VC709 Evaluation Board
UG887 (v1.6) March 11, 2019
Net Name
DDR3_A_BA1
DDR3_A_BA2
DDR3_A_D0
DDR3_A_D1
DDR3_A_D2
DDR3_A_D3
DDR3_A_D4
DDR3_A_D5
DDR3_A_D6
DDR3_A_D7
DDR3_A_D8
DDR3_A_D9
DDR3_A_D10
DDR3_A_D11
DDR3_A_D12
DDR3_A_D13
DDR3_A_D14
DDR3_A_D15
DDR3_A_D16
DDR3_A_D17
DDR3_A_D18
DDR3_A_D19
DDR3_A_D20
DDR3_A_D21
DDR3_A_D22
DDR3_A_D23
DDR3_A_D24
DDR3_A_D25
DDR3_A_D26
DDR3_A_D27
DDR3_A_D28
DDR3_A_D29
www.xilinx.com
DDR3 SODIMM Memory J1
I/O Standard
Pin Number
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
SSTL15
Feature Descriptions
Pin Number
108
BA1
79
BA2
5
DQ0
7
DQ1
15
DQ2
17
DQ3
4
DQ4
6
DQ5
16
DQ6
18
DQ7
21
DQ8
23
DQ9
33
DQ10
35
DQ11
22
DQ12
24
DQ13
34
DQ14
36
DQ15
39
DQ16
41
DQ17
51
DQ18
53
DQ19
40
DQ20
42
DQ21
50
DQ22
52
DQ23
57
DQ24
59
DQ25
67
DQ26
69
DQ27
56
DQ28
58
DQ29
Send Feedback
15
Advertisement
Table of Contents
