Integer Load/Store +Imm Opcode Extensions; Semaphore/Get Fr/16-Byte Opcode Extensions - Intel ITANIUM ARCHITECTURE - SOFTWARE DEVELOPERS MANUAL VOLUME 3 REV 2.3 Manual

Table 4-32.
Opcode
Bits
40:37
5
Table 4-33.
Opcode
Bits
40:37
4
Volume 3: Instruction Formats

Integer Load/Store +Imm Opcode Extensions

Bits
35:32
0
0 ld1 M3
1 ld1.s M3
2 ld1.a M3
3 ld1.sa M3
4 ld1.bias M3
5 ld1.acq M3
6
7
8 ld1.c.clr M3
9 ld1.c.nc M3
A ld1.c.clr.acq M3
B
C st1 M5
D st1.rel M5
E
F

Semaphore/Get FR/16-Byte Opcode Extensions

m x
Bit Bit
Bits
36 27
35:32
0
cmpxchg1.acq
0
M16
1 cmpxchg1.rel
2 xchg1 M16
3
4
5
6
7 getf.sig
0 1
cmp8xchg16.acq
8
M16
cmp8xchg16.rel
9
M16
A ld16 M2
B ld16.acq
C st16 M6
D st16.rel
E
F
x
6
Bits 31:30
1
ld2 M3
ld2.s M3
ld2.a M3
ld2.sa M3
ld2.bias M3
ld2.acq M3
ld2.c.clr M3
ld2.c.nc M3
ld2.c.clr.acq M3
st2 M5
st2.rel M5
x
6
Bits 31:30
1
cmpxchg2.acq
M16
M16 cmpxchg2.rel M16
xchg2 M16
M19 getf.exp M19
M2
M6
2
ld4 M3 ld8
ld4.s M3 ld8.s
ld4.a M3 ld8.a
ld4.sa M3 ld8.sa
ld4.bias M3 ld8.bias
ld4.acq M3 ld8.acq
ld8.fill
ld4.c.clr M3 ld8.c.clr
ld4.c.nc M3 ld8.c.nc
ld4.c.clr.acq M3 ld8.c.clr.acq
st4 M5 st8
st4.rel M5 st8.rel
st8.spill
2
cmpxchg4.acq cmpxchg8.acq
M16
cmpxchg4.rel M16 cmpxchg8.rel
xchg4 M16 xchg8
fetchadd4.acq fetchadd8.acq
M17
fetchadd4.rel M17 fetchadd8.rel
getf.s M19 getf.d
3
M3
M3
M3
M3
M3
M3
M3
M3
M3
M3
M5
M5
M5
3
M16
M16
M16
M17
M17
M19
3:325