Table of Contents
Advertisement
Lattice Semiconductor
Table 26. DDR2 Interface to SODIMM Socket (Continued)
Description
DDR2_DQ6
DDR2_DQ7
DDR2_DM0
DDR2_DQS0_P
DDR2_DQS0_N
DDR2_DQ8
DDR2_DQ9
DDR2_DQ10
DDR2_DQ11
DDR2_DQ12
DDR2_DQ13
DDR2_DQ14
DDR2_DQ15
DDR2_DM1
DDR2_DQS1_P
DDR2_DQS1_N
DDR2_DQ16
DDR2_DQ17
DDR2_DQ18
DDR2_DQ19
DDR2_DQ20
DDR2_DQ21
DDR2_DQ22
DDR2_DQ23
DDR2_DM2
DDR2_DQS2_P
DDR2_DQS2_N
DDR2_DQ24
DDR2_DQ25
DDR2_DQ26
DDR2_DQ27
DDR2_DQ28
DDR2_DQ29
DDR2_DQ30
DDR2_DQ31
DDR2_DM3
DDR2_DQS3_P
DDR2_DQS3_N
DDR2_A0
DDR2_A1
DDR2_A2
DDR2_A3
DDR2_A4
DDR2_A5
LatticeXP2 I/O
T21
T20
P16
T22
U22
K21
L21
M19
M20
M17
M16
M21
N21
P21
M22
N22
G21
F22
J17
K17
K18
L17
H22
G22
J16
H21
J21
H20
G20
E19
F19
J20
H19
C22
B22
H17
D22
E22
R18
R17
U21
V22
U20
V20
17
LatticeXP2 Advanced
Evaluation Board User's Guide
sysIO Bank
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
3
3
3
3
3
3
J36
14
16
10
13
11
23
25
35
37
20
22
36
38
26
31
29
43
45
55
57
44
46
56
58
52
51
49
61
63
73
75
62
64
74
76
67
70
68
102
101
100
99
98
97
Advertisement
Table of Contents
