CPU
Instruction Set (cont)
Mnemonic
Bit manipu-
BIOR #xx:3,@Rd
lation
BIOR #xx:3, @aa:8
instructions
BXOR #xx:3,Rd
BXOR #xx:3,@Rd
BXOR #xx:3, @aa:8
BIXOR #xx:3,Rd
BIXOR #xx:3,@Rd
BIXOR #xx:3, @aa:8
Branch
BRA(BT)
instructions
BRN(BF)
BHI
BLS
BCC(BHS)
BCS(BLO)
BNE
BEQ
BVC
BVS
BPL
BMI
BGE
BLT
BGT
BLE
JMP @Rn.
JMP @aa:16
JMP @@aa:8
BSR
JSR @Rn
JSR @aa:16
JSR @@aa:8
RTS
Operation
∨
(#xx:3 of @Rd16) → C
B
C
∨
(#xx:3 of @aa:8) → C
B
C
C⊕(#xx:3 of Rd8) → C
B
C⊕(#xx:3 of @Rd16) → C
B
C⊕(#xx:3 of @aa:8) → C
B
C⊕(#xx:3 of Rd8) → C
B
C⊕(#xx:3 of @Rd16) → C
B
C⊕(#xx:3 of @aa:8) → C
B
PC ← PC+d:8
—
PC ← PC+2
—
—
CVZ=0
—
CVZ=1
—
C=0
—
C=1
—
Z=0
—
If true then
Z=1
PC ← PC+d:8
—
V=0
—
else next
V=1
—
N=0
—
N=1
—
N⊕V=0
—
N⊕V=1
—
ZV(N⊕V)=0
—
ZV(N⊕V)=1
PC ← Rn16
—
PC ← aa:16
—
PC ← @aa:8
—
SP–2 → SP
—
PC → @SP
PC ← PC+d:8
SP–2 → SP
—
PC → @SP
PC ← Rn16
SP–2 → SP
—
PC → @SP
PC ← aa:16
SP–2 → SP
—
PC → @SP
PC ← @aa:8
PC ← @SP
—
SP+2 → SP
40
Addressing Mode/
Instruction Length
4
4
2
4
4
2
4
4
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
4
2
2
2
4
2
2 — — — — — —
(Continued on following page.)
Condition Code
I
H N Z
V C
— — — — —
6
— — — — —
6
— — — — —
2
— — — — —
6
— — — — —
6
— — — — —
2
— — — — —
6
— — — — —
6
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
4
— — — — — —
6
— — — — — —
8
— — — — — —
6
— — — — — —
6
— — — — — —
8
— — — — — —
8
8